研究会 |
発表日時 |
開催地 |
タイトル・著者 |
抄録 |
資料番号 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-08 15:55 |
熊本 |
くまもと県民交流館パレア |
集合対間配線問題のための二段階のILPにより最大配線長と配線長差を最小化する配線手法 ○原 秀太郎・藤吉邦洋(東京農工大) VLD2017-60 DC2017-66 |
集合対間配線問題はプリント基板の設計などで生じる配線問題であり、グリッドグラフ上に指定された同数のソース端子とシンク端子... [more] |
VLD2017-60 DC2017-66 pp.241-246 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-08 16:20 |
熊本 |
くまもと県民交流館パレア |
重矩形分割上での効率的な探索手法に関する研究 ○横田真樹・藤吉邦洋(東京農工大) VLD2017-61 DC2017-67 |
三次元LSIのレイアウト設計のために、配置の表現として複数の矩形分割を重ねた重矩形分割が提案された。
この重矩形分割の... [more] |
VLD2017-61 DC2017-67 pp.247-252 |
VLD, IPSJ-SLDM (連催) |
2017-05-10 15:00 |
福岡 |
北九州国際会議場 |
クラスタリングを用いたレイアウトパターン分類の一手法 ○石野修平・長谷川 充・藤吉邦洋(東京農工大) VLD2017-2 |
集積回路のレイアウト設計はデザインルールを順守して行われるが、微細加工が進んだために、露光の際に問題が発生する可能性が高... [more] |
VLD2017-2 pp.7-12 |
VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-29 10:55 |
大阪 |
立命館大学大阪いばらきキャンパス |
集合対間配線問題のための配線の付け替えによる配線長差最小化手法 ○原 秀太郎・藤吉邦洋(東京農工大) VLD2016-57 DC2016-51 |
集合対間配線問題はプリント基板の設計などで生じる配線問題で、
最長の配線と最短の配線の
長さの差(配線長差)を最小化... [more] |
VLD2016-57 DC2016-51 pp.79-84 |
VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-29 11:20 |
大阪 |
立命館大学大阪いばらきキャンパス |
カットプロセスを前提としたSelf-Aligned Double Patterningのための2色グリッドに準じた配線手法 ○三浦発彦・長谷川 充・藤吉邦洋(東京農工大) VLD2016-58 DC2016-52 |
高密度なLSI製造のため、光リソグラフィの露光限界を超えて微細な加工を行なう技術の1つにSelf-Aligned Dou... [more] |
VLD2016-58 DC2016-52 pp.85-90 |
VLD, IPSJ-SLDM (連催) |
2016-05-11 10:25 |
福岡 |
北九州国際会議場 |
側壁ダブルパターニングのための2色グリッドに準じた配線手法 ○三浦発彦・長谷川 充・比留川 拓・藤吉邦洋(東京農工大) VLD2016-2 |
高密度な LSI 製造のため、光リソグラフィの露光限界を超えて微細な加工を行なう技術の 1 つに側壁ダブルパターニング ... [more] |
VLD2016-2 pp.5-10 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-02 11:15 |
長崎 |
長崎県勤労福祉会館 |
到達不可能な解空間における効果的なSimulated Annealing法探索に関する研究 ○中野太維・藤吉邦洋(東京農工大) VLD2015-45 DC2015-41 |
Simulated Annealing法は隣接解生成法により定まる解空間の中で,良い解を確率的に探索する.通常の隣接解生... [more] |
VLD2015-45 DC2015-41 pp.45-50 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-02 16:45 |
長崎 |
長崎県勤労福祉会館 |
可変成形型電子ビーム露光装置のためのレイアウトのL型分割手法 ○星 克也・藤吉邦洋(東京農工大) VLD2015-52 DC2015-48 |
LSIのマスク製造に用いられている電子ビーム露光装置は矩形形状のビームしか照射できない為,レイアウトを矩形に分割して1つ... [more] |
VLD2015-52 DC2015-48 pp.87-92 |
NLP, CAS (共催) |
2015-10-06 09:30 |
広島 |
アステールプラザ(広島市) |
可変成形型電子ビーム露光装置のためのサイズ上限を考慮した矩形分割手法 ○長谷川 充・藤吉邦洋(東京農工大) CAS2015-34 NLP2015-95 |
LSIのマスク製造に広く用いられている可変成形型電子ビーム露光装置は矩形に成形した電子ビームを照射するため、入力であるレ... [more] |
CAS2015-34 NLP2015-95 pp.69-74 |
VLD |
2015-03-02 15:45 |
沖縄 |
沖縄県青年会館 |
3次元LSIフロアプラン探索のための重矩形分割の表現方法に関する研究 ○小貝和史・藤吉邦洋(東京農工大) VLD2014-159 |
3次元LSIのフロアプラン設計でTSVの位置を考慮するために層の重なり情報を含めた表現として重矩形分割が提案された。
... [more] |
VLD2014-159 pp.37-41 |
NLP, CAS (共催) |
2014-10-16 09:15 |
愛媛 |
愛媛大学 |
木表現に基づいたSimulated Annealing法探索の効率化 ○伴野孝明・藤吉邦洋(東京農工大) CAS2014-51 NLP2014-45 |
Simulated Annealing法は物理現象である焼きなましを模倣した手法であり、冷却スケジュールにしたがって温度... [more] |
CAS2014-51 NLP2014-45 pp.1-6 |
VLD |
2014-03-04 09:40 |
沖縄 |
沖縄県青年会館 |
Simulated Annealing法探索に適した解空間の構成法に関する研究 手塚 寛・○藤吉邦洋(東京農工大) VLD2013-143 |
Simulated Annealing法は焼きなましと呼ばれる物理現象を模倣した手法であり,冷却スケジュールにしたがって... [more] |
VLD2013-143 pp.55-60 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-27 10:50 |
鹿児島 |
鹿児島県文化センター |
アナログ集積回路での近接共通重心配置に関する研究 ○室辰健一郎・藤吉邦洋(東京農工大) VLD2013-63 DC2013-29 |
モノリシックICでは素子値の相対ばらつきは小さいが、指定された素子対の集合を共通の点に対して点対称に配置せよという共通重... [more] |
VLD2013-63 DC2013-29 pp.13-18 |
MSS, CAS (共催) IPSJ-AL (連催) [詳細] |
2013-11-06 15:50 |
岩手 |
渡り温泉さつき |
矩形分割の3n-4ビット表現の性質を利用した探索手法に関する研究 ○小貝和史・藤吉邦洋(東京農工大) CAS2013-60 MSS2013-39 |
矩形の領域を水平/垂直線分により小矩形の領域(部屋)に分割する矩形分割は
LSIのフロアプランとしてしばしば用いられて... [more] |
CAS2013-60 MSS2013-39 pp.55-60 |
SIP, CAS, MSS, VLD (共催) |
2013-07-12 16:00 |
熊本 |
熊本大学 |
Simulated Annealing法に基づいた自動マーキングシステムの一手法 ○原田昌之・大島津佳・藤吉邦洋(東京農工大) CAS2013-34 VLD2013-44 SIP2013-64 MSS2013-34 |
マーキングとは洋服の型紙を布地に配置することであり,その工程を自動化したものは自動マーキングシステムと呼ばれ,布地に型紙... [more] |
CAS2013-34 VLD2013-44 SIP2013-64 MSS2013-34 pp.189-193 |
SIP, CAS, CS (共催) |
2013-03-15 11:35 |
山形 |
慶應大学鶴岡キャンパス(山形) |
分枝限定法を用いた,重ね合わされるプリント基板への素子配置手法 ○松浦哲也・藤吉邦洋(東京農工大) CAS2012-124 SIP2012-155 CS2012-130 |
機器を小型化するためにプリント基板が重ねて配置されるが,このとき,重ねられるプリント基板の向かい合う面にも素子が置かれる... [more] |
CAS2012-124 SIP2012-155 CS2012-130 pp.163-168 |
CPSY, VLD, RECONF (共催) IPSJ-SLDM (連催) [詳細] |
2013-01-16 17:25 |
神奈川 |
慶応義塾大学 日吉キャンパス |
最小コストフローを用いた,指定長配線の改良手法 ○山根一夫・藤吉邦洋(東京農工大) VLD2012-121 CPSY2012-70 RECONF2012-75 |
近年の回路動作の高速化に伴い,配線遅延の影響はますます大きくなっている.そこで,IC チップ,抵抗,コンデンサ等の回路素... [more] |
VLD2012-121 CPSY2012-70 RECONF2012-75 pp.81-86 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-28 09:00 |
福岡 |
九州大学百年講堂 |
アナログ集積回路での近接共通重心配置制約を考慮した配置手法の研究 ○藤吉邦洋・上 慧太朗(東京農工大) VLD2012-88 DC2012-54 |
モノリシックICは、シリコンチップ上に一体構造として作り込まれた素子の素子値の絶対誤差(素子の設計値に対する実際の値のズ... [more] |
VLD2012-88 DC2012-54 pp.165-170 |
IPSJ-SLDM, VLD (連催) |
2012-05-31 09:55 |
福岡 |
北九州国際会議場 |
重ね合わされるプリント基板上への素子配置手法 ○松浦哲也・藤吉邦洋(東京農工大) VLD2012-7 |
機器を小型化するためにプリント基板が重ねて配置されるが,このとき,重ねられるプリント基板の向かい合う面にも素子が置かれる... [more] |
VLD2012-7 pp.37-42 |
VLD |
2010-09-28 10:00 |
京都 |
京都工繊大 60周年記念館 |
アナログ集積回路での共通重心に対応した配置手法に関する研究 ○上 慧太朗・藤吉邦洋(東京農工大) VLD2010-48 |
モノリシックICは、
シリコンチップ上に一体構造として作り込まれた素子の素子値の絶対誤差(素子の設計値に対する実際の値... [more] |
VLD2010-48 pp.37-42 |