| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| CS, CAS, SIP (共催) |
2014-03-06 13:50 |
大阪 | 大阪市立大学 学術情報総合センター | 聴診法による血圧測定の可視化に関する考察 越智信仁・大塚雄祐・○香月佑介・李 明玉・董 青・中武繁寿（北九州市大）・児玉裕美・鷹居樹八子・岡田なぎさ（産業医科大）  CAS2013-107 SIP2013-153 CS2013-120 |
コロトコフ音聴診による血圧測定は、医療従事者にとって必要不可欠な技能であるが、聴診・加圧・減圧・視認など同時複合の作業が... [more] | CAS2013-107 SIP2013-153 CS2013-120 pp.97-102 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-08 11:25 |
青森 | 弘前大学 コラボ弘大 | 多段階チャネル長分解型のプログラマブル遅延素子を伴う遅延同期回路 張 宇・李 明玉・董 青・○中武繁寿（北九州市大）・楊 波（設計アルゴリズム研） VLD2013-59 ICD2013-83 IE2013-59 |
遅延可変素子は、 様々な種類の高速集積回路において主に遅延補正やスキュー調整などの目的に利 用されている。 この論... [more] |
VLD2013-59 ICD2013-83 IE2013-59 pp.71-76 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-08 11:50 |
青森 | 弘前大学 コラボ弘大 | リーク電流抑制を伴う低電力設計方式による9bit, 20MS/s SAR ADC設計 ○陳 功・李 明玉・董 青・中武繁寿（北九州市大）・楊 波（設計アルゴリズム研） VLD2013-60 ICD2013-84 IE2013-60 |
集積回路のナノスケール製造プロセスでは、 レイアウト依存効果(Layout Dependent Effect, LDE... [more] |
VLD2013-60 ICD2013-84 IE2013-60 pp.77-82 |
| VLD, IPSJ-SLDM (連催) |
2013-05-16 09:00 |
福岡 | 北九州国際会議場 | レイアウト依存効果を考慮したパラメータ化セルによる性能駆動SRAMマクロ設計手法 ○張 宇・中武繁寿（北九州市大） VLD2013-1 |
ナノスケール·プロセスでは、 Shallow Trench Isolation(STI)ストレスとウェル... [more] |
VLD2013-1 pp.1-6 |
| VLD | 2013-03-06 13:40 |
沖縄 | 沖縄県青年会館 | チャネル長分割を利用した遅延制御回路とその応用 ○豊田優一・中島由貴・藤村 徹・中武繁寿（北九州市大） VLD2012-158 |
近年、半導体の微細化が進むにつれて、製造時に生じるばらつきに起因する回路性能のばらつきが顕著になってきている。 そのた... [more] |
VLD2012-158 pp.123-128 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-28 09:25 |
福岡 | 九州大学百年講堂 | Routability-oriented Common-Centroid Capacitor Array Generation Jing Li・Bo Yang（Design Algorithm Lab.）・○Qing Dong・Shigetoshi Nakatake（Univ. of Kitakyushu） VLD2012-89 DC2012-55 |
本論文では、高い相対精度を要求されるオンチップ容量のレイアウト生成手法について述べる。製造プロセスのばらつきに起因するシ... [more] | VLD2012-89 DC2012-55 pp.171-175 |
| IE, SIP, ICD, VLD, IPSJ-SLDM (共催) [詳細] |
2012-10-19 10:15 |
岩手 | ホテルルイズ（盛岡）【変更】 | A 9-bit 10MSps SAR ADC with Double Input Range for Supply Voltage ○Gong Chen・Yu Zhang・Qing Dong・Shigetoshi Nakatake（Univ. of Kitakyushu）・Bo Yang・Jing Li（Design Algorithm Lab.） VLD2012-49 SIP2012-71 ICD2012-66 IE2012-73 |
本研究では、1.2V 9 ビット/10MSps 逐次比較型ADC を高精度化するためのプリチャージ方法を提案す る。提... [more] |
VLD2012-49 SIP2012-71 ICD2012-66 IE2012-73 pp.49-53 |
| IE, SIP, ICD, VLD, IPSJ-SLDM (共催) [詳細] |
2012-10-19 14:30 |
岩手 | ホテルルイズ（盛岡）【変更】 | 幾何学計画法によるSRAMマクロ合成手法 ○張 宇・董 青・中武繁寿（北九州市大）・楊 波・李 静（設計アルゴリズム研） VLD2012-54 SIP2012-76 ICD2012-71 IE2012-78 |
本研究では、幾何学計画法(Geometric Programming) に基づき、超微細プロセスにおける6T-SRAM ... [more] | VLD2012-54 SIP2012-76 ICD2012-71 IE2012-78 pp.77-82 |
| IPSJ-SLDM, VLD (連催) |
2012-05-31 10:20 |
福岡 | 北九州国際会議場 | GP最適化法に基づくSTI制約を考慮したコンパレータ回路エネルギーモデルの提案 ○陳 功・張 宇・楊 波・董 青・中武繁寿（北九州市大） VLD2012-8 |
低電力アナログ回路設計においては、STI ストレスによる電流ばらつきは無視できない。この論文では、 プリアンプとラッチ... [more] |
VLD2012-8 pp.43-48 |
| VLD | 2011-09-26 14:00 |
福島 | 会津大学 産学イノベーションセンター(UBIC) 3Dシアター | A transistor-level symmetrical layout generation method for analog device ○Bo Yang・Qing Dong・Jing Li・Shigetoshi Nakatake（Univ. of Kitakyushu） VLD2011-40 |
[more] | VLD2011-40 pp.1-4 |
| VLD | 2011-09-26 14:25 |
福島 | 会津大学 産学イノベーションセンター(UBIC) 3Dシアター | CMOS Op-amp Circuit Synthesis with Geometric Programming Models for Layout-Dependent Effects ○Yu Zhang・Gong Chen・Qing Dong・Jing Li・Bo Yang・Shigetoshi Nakatake（Univ. of Kitakyushu） VLD2011-41 |
[more] | VLD2011-41 pp.5-10 |
| VLD | 2011-03-02 16:20 |
沖縄 | 沖縄県男女共同参画センター | CMOSナノワットBGR回路のプロセス移行の制約再利用に関する考察 陳 功・○陰 徳龍・楊 波・董 青・李 静・中武繁寿（北九州市大） VLD2010-123 |
[more] | VLD2010-123 pp.43-47 |
| VLD | 2011-03-04 11:15 |
沖縄 | 沖縄県男女共同参画センター | アナログ集積回路における容量の実現及び評価手法に関する一考察 ○越智 敦・島津怜英・藤村 徹・中武繁寿（北九州市大） VLD2010-140 |
MOSFETの微細化が進み、アナログ集積回路では、受動素子の省面積化及び 高精度化のためのレイアウト及び実装方法の検討... [more] |
VLD2010-140 pp.141-146 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2010-12-01 13:55 |
福岡 | 九州大学医学部百年講堂 | 構造化アナログレイアウト方式及び低電力設計向けトランジスタ・チャネル分割に関する解析 ○楊 波・董 青・李 静・中武繁寿（北九州市大） VLD2010-79 DC2010-46 |
[more] | VLD2010-79 DC2010-46 pp.161-166 |
| VLD | 2010-09-28 10:25 |
京都 | 京都工繊大 60周年記念館 | 基本回路とレイアウト規則性のマッチングによる制約抽出を伴うアナログレイアウト再設計手法の提案 ○柴田和彦・中武繁寿（北九州市大） VLD2010-49 |
[more] | VLD2010-49 pp.43-48 |
| VLD | 2010-09-28 10:50 |
京都 | 京都工繊大 60周年記念館 | Zカット摂動を伴う規則性指向コンパクション手法の提案 ○中武繁寿（北九州市大） VLD2010-50 |
[more] | VLD2010-50 pp.49-54 |
| CAS, MSS, VLD, SIP (共催) |
2010-06-21 11:40 |
北海道 | 北見工大 | レイアウト構造を意識したばらつきモデル化及びそのオペアンプ設計における検証 ○篠原宏太・日高美穂子・董 青・李 静・中武繁寿（北九州市大） CAS2010-7 VLD2010-17 SIP2010-28 CST2010-7 |
微細化・低電圧化が進むアナログ集積回路の開発においては、 トランジスタ特性のばらつき解析が重要となる。 本研究では、... [more] |
CAS2010-7 VLD2010-17 SIP2010-28 CST2010-7 pp.37-41 |
| VLD, IPSJ-SLDM (連催) |
2010-05-20 14:20 |
福岡 | 北九州国際会議場 | D/A変換回路を利用した電流源ばらつきモデリング手法 ○劉 博・董 青・楊 波・中武繁寿（北九州市大） VLD2010-10 |
[more] | VLD2010-10 pp.85-89 |
| VLD | 2010-03-10 13:55 |
沖縄 | 沖縄県男女共同参画センター | 規則バルク構造に基づくアナログマクロレイアウト生成手法 楊 波・○董 青・李 静・中武繁寿（北九州市大） VLD2009-100 |
[more] | VLD2009-100 pp.7-12 |
| VLD | 2010-03-10 15:50 |
沖縄 | 沖縄県男女共同参画センター | MOSトランジスタの耐ばらつきチャネル分割に関する考察 ○劉 博・越智 敦・中武繁寿（北九州市大） VLD2009-104 |
本研究では、規則バルク構造に基づくMOSアナログレイアウト自動設計方式の確立を目標として、短チャネル長／幅のトランジスタ... [more] | VLD2009-104 pp.31-36 |
[研究会発表申込システムのトップページに戻る]