| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| ICD | 2011-04-19 11:45 |
兵庫 | 神戸大学 瀧川記念館 | 局所電子注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクトディスターブの抑制 ○宮地幸祐・本田健太郎・田中丸周平（東大）・宮野信治（半導体理工学研究センター）・竹内 健（東大）  ICD2011-13 |
SRAMのVTHのばらつきによる読み出し・書き込みマージン減少の解決のため，6T-SRAMのパスゲートトランジスタへ局所... [more] | ICD2011-13 pp.71-76 |
| DC | 2011-02-14 11:25 |
東京 | 機械振興会館 | 統計的タイミング解析を用いたばらつき考慮テストメソドロジ ○新谷道広・畠山一実・相京 隆（半導体理工学研究センター） DC2010-62 |
LSI の微細化と高速化に伴い，プロセスばらつきの影響でチップのスペックを超えてしまうパラメトリック不良の増大が懸念され... [more] | DC2010-62 pp.21-26 |
| ICD | 2010-12-17 13:50 |
東京 | 東京大学 先端科学技術研究センター | Misleading Energy and Performance Claims in Sub/Near Threshold Digital Systems ○Yu Pu・Xin Zhang・Jim Huang（Univ. of Tokyo）・Atsushi Muramatsu・Masahiro Nomura・Koji Hirairi・Hidehiro Takata・Taro Sakurabayashi・Shinji Miyano（STARC）・Makoto Takamiya・Takayasu Sakurai（Univ. of Tokyo） ICD2010-122 |
Many of us in the field of ultra-low-Vdd processors experien... [more] | ICD2010-122 pp.135-140 |
| ICD | 2010-12-17 16:15 |
東京 | 東京大学 先端科学技術研究センター | A 1-V Input, 0.2-V to 0.47-V Output Switched-Capacitor DC-DC Converter with Pulse Density and Width Modulation (PDWM) for 57% Ripple Reduction ○Xin Zhang・Yu Pu・Koichi Ishida（Univ. of Tokyo）・Yoshikatsu Ryu・Yasuyuki Okuma（STARC）・Po-Hung Chen（Univ. of Tokyo）・Kazunori Watanabe（STARC）・Takayasu Sakurai・Makoto Takamiya（Univ. of Tokyo） ICD2010-127 |
[more] | ICD2010-127 pp.163-167 |
| ICD, SDM (共催) |
2010-08-27 13:45 |
北海道 | 札幌エルプラザ内男女共同参画センター | プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上 ○宮地幸祐・田中丸周平・本田健太郎（東大）・宮野信治（半導体理工学研究センター）・竹内 健（東大） SDM2010-145 ICD2010-60 |
本論文ではプロセス後にSRAMセルのパスゲートトランジスタの記憶保持ノード側の接合端付近の絶縁膜中に電子を局所的に注入す... [more] | SDM2010-145 ICD2010-60 pp.115-120 |
| ICD (ワークショップ) |
2010-08-16 - 2010-08-18 |
海外 | ホーチミン市百科大学 | Device-modeling techniques for high-frequency circuits operated at over 100GHz ○Ryuichi Fujimoto（STARC）・Kyoya Takano・Mizuki Motoyoshi（Univ. of Tokyo）・Uroschanit Yodprasit・Minoru Fujishima（Hiroshima Univ.） |
[more] | |
| SDM | 2010-06-22 15:15 |
東京 | 東京大学（生産研An棟） | 作製後における電子局在注入による非対称パスゲートトランジスタ及びしきい値圧ばらつき自己修復機能を有する6トランジスタ型SRAMとその読み出し時安定性の向上 ○宮地幸祐・田中丸周平・本田健太郎（東大）・宮野信治（半導体理工学研究センター）・竹内 健（東大） SDM2010-44 |
本論文ではSRAMセルの安定性を自己修復するように一方のパスゲートトランジスタのゲート絶縁膜中に局所的に電子を注入するこ... [more] | SDM2010-44 pp.61-65 |
| SDM | 2010-02-05 15:45 |
東京 | 機械振興会館 | 低速陽電子ビームを用いたCu/Low-k配線構造中の欠陥検出 ○上殿明良（筑波大）・井上尚也・林 喜宏・江口和弘・中村友二・廣瀬幸範・吉丸正樹（半導体理工学研究センター）・大島永康・大平俊行・鈴木良一（産総研） SDM2009-190 |
陽電子消滅は結晶中の点欠陥やポーラス材料の空隙を非破壊で感度良く検出することができる手法である．陽電子が電子と対消滅する... [more] | SDM2009-190 pp.49-52 |
| ICD, ITE-IST (共催) |
2009-10-01 10:00 |
東京 | キャンパス・イノベーションセンター東京（田町） | マイクロプロセッサにおける基板ノイズの評価と解析 ○坂東要志（神戸大）・小坂大輔（エイアールテック）・横溝剛一・坪井邦彦（半導体理工学研究センター）・Ying Shiun Li・Shen Lin（Apache）・永田 真（神戸大/エイアールテック） ICD2009-35 |
SoC をターゲットとした電源・基板雑音の統合解析手法について、90nm CMOS 技術によるマイクロプロセッサ・チップ... [more] | ICD2009-35 pp.11-14 |
| SDM | 2009-06-19 16:00 |
東京 | 東京大学（生産研An棟） | High-k膜を利用したバイオ系ドット型フローティングゲートメモリ ○小原孝介・山下一郎（奈良先端大）・八重樫利武・茂庭昌弘・吉丸正樹（半導体理工学研究センター）・浦岡行治（奈良先端大/JST） SDM2009-40 |
我々は生体由来の球殻タンパク質(フェリチン)を利用したドット型フローティングゲートメモリの実現を目指した研究を行っている... [more] | SDM2009-40 pp.77-80 |
| DC | 2009-06-19 14:45 |
東京 | 機械振興会館 | 事前見積りを利用した電力・ノイズ考慮テスト ○埜田健治・伊藤秀昭・畠山一実・相京 隆（半導体理工学研究センター） DC2009-15 |
低電力設計の進展とともに，テスト時の電力消費とIRドロップの問題は重大化している．過剰な電力消費やIRドロップによるテス... [more] | DC2009-15 pp.29-30 |
| DC | 2009-02-16 14:40 |
東京 | 機械振興会館 | ゲート内抵抗性オープン欠陥に対する微小遅延故障モデル ○新井雅之・周藤明史・岩崎一彦（首都大東京）・中野勝幸・新谷道広・畠山一実・相京 隆（半導体理工学研究センター） DC2008-75 |
[more] | DC2008-75 pp.43-48 |
| SDM | 2008-06-10 14:35 |
東京 | 東京大学(生産研 An棟) | High-k膜を利用したバイオ系ドット型フローティングゲートメモリ ○小原孝介・浦岡行治・冬木 隆・山下一郎（奈良先端大）・八重樫利武・茂庭昌弘・吉丸正樹（半導体理工学研究センター） SDM2008-57 |
我々は生体由来の球殻タンパク質(フェリチン)を利用したドット型フローティングゲートメモリの開発を目指した研究を行っている... [more] | SDM2008-57 pp.89-92 |
| SDM | 2006-06-22 10:30 |
広島 | 広島大学, 学士会館 | 角度分解光電子分光を用いたSiO2/SiN積層膜の窒素濃度分布の解析 ○豊田智史・岡林 潤・尾嶋正治（東大）・劉 国林・劉 紫園・池田和人・臼田宏治（半導体理工学研究センター） |
酸窒化膜の窒素濃度分布および化学結合状態はトランジスタの特性および構造を理解するために重要である。角度分解光電子分光法は... [more] | SDM2006-55 pp.77-80 |
| CAS, NLP (共催) |
2005-09-15 15:00 |
新潟 | 長岡技術科学大学 | Modeling the Effective Capacitance of Interconnect Loads for Predicting CMOS Gate Slew ○Zhangcai Huang（Waseda Univ.）・Atsushi Kurukawa（STAC）・Yasuaki Inoue（Waseda Univ.） |
In deep submicron designs, predicting gate slews and delays... [more] |
CAS2005-31 NLP2005-44 pp.31-36 |
| ICD, CPM (共催) |
2005-09-09 13:50 |
東京 | 機械振興会館 | Measurement of Inner-chip Variation and Signal Integrity By a 90-nm Large-scale TEG ○Masaharu Yamamoto（STARC）・Yayoi Hayasi・Hitoshi Endo（Hitachi ULSI）・Hiroo Masuda（STARC） |
[more] | CPM2005-103 ICD2005-113 pp.41-46 |
| ICD, SDM (共催) |
2005-08-19 13:25 |
北海道 | 函館国際ホテル | 90nm GenericロジックCMOSプロセスを用いたメモリアレイ0.5V動作Asymmetric Three-Tr. Cell (ATC) DRAMの提案 ○市橋 基（半導体理工学研究センター/ルネサステクノロジ）・戸田春希（半導体理工学研究センター/東芝）・伊藤寧夫（半導体理工学研究センター/東芝マイクロエレクトロニクス）・石橋孝一郎（半導体理工学研究センター/ルネサステクノロジ） |
単一セルが1つのPMOSと2つのNMOSからなるATC DRAMを提案する．本メモリシステムは更に提案する"Forced... [more] | SDM2005-151 ICD2005-90 pp.49-54 |
| CPSY, VLD, IPSJ-SLDM (共催) |
2005-01-25 13:30 |
神奈川 | 慶應義塾大学 日吉キャンパス | ［招待講演］IP再利用を容易化する検証IPとアサーション ～ 検証IPとSTARCにおける取り組み ～ ○今井正紀（半導体理工学研究センター） |
複雑化するSoCと製品サイクルの縮小に対応するため設計生産性向上への要求が増大している。IP再利用がその解決には必須であ... [more] | VLD2004-103 CPSY2004-69 pp.35-38 |
[研究会発表申込システムのトップページに戻る]