お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
研究会 開催プログラム
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップ  戻る   / [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


VLSI設計技術研究会(VLD) [schedule] [select]
専門委員長 小林 和淑 (京都工繊大)
副委員長 池田 奈美子 (NTT)
幹事 兼本 大輔 (大阪大学), 宮村 信 (NEC)

集積回路研究会(ICD) [schedule] [select]
専門委員長 高橋 真史 (キオクシア)
副委員長 池田 誠 (東大)
幹事 廣瀬 哲也 (阪大), 新居 浩二 (TSMCデザインテクノロジージャパン)
幹事補佐 宮地 幸祐 (信州大), 吉原 義昭 (キオクシア), 久保木 猛 (九大)

ディペンダブルコンピューティング研究会(DC) [schedule] [select]
専門委員長 高橋 寛 (愛媛大)
副委員長 土屋 達弘 (阪大)
幹事 新井 雅之 (日大), 難波 一輝 (千葉大)

リコンフィギャラブルシステム研究会(RECONF) [schedule] [select]
専門委員長 佐野 健太郎 (理研)
副委員長 山口 佳樹 (筑波大), 泉 知論 (立命館大)
幹事 小林 悠記 (NEC), 中原 啓貴 (東工大)
幹事補佐 竹村 幸尚 (インテル), 長名 保範 (琉球大学)

システムとLSIの設計技術研究会(IPSJ-SLDM) [schedule] [select]
主査 中村 祐一 (NEC)
幹事 瀬戸 謙修 (東京都市大), 川村 一志 (東工大), 廣本 正之 (富士通), 細田 浩希 (ソニーLSIデザイン)

日時 2021年12月 1日(水) 09:20 - 19:00
2021年12月 2日(木) 09:20 - 16:00
議題 デザインガイア2021 -VLSI設計の新しい大地- 
会場名 EventIn (詳細: https://sites.google.com/view/design-gaia-2021/) 
他の共催 ◆IEEE SSCS Japan Chapter;IEEE SSCS Kansai Chapter共催
参加費に
ついて
この開催は「技報完全電子化」研究会です.参加費(VLD研究会, DC研究会, RECONF研究会, ICD研究会)についてはこちらをご覧ください.
参加費支払い手続き期限 本研究会はオンライン開催です.準備の都合上,原則として開催の3日前までに受付を終了しますので,お早めにお手続きください.なお,会議用URLなどは研究会幹事からご案内します.

  09:00-09:10 オープニング (ホール) ( 10分 )
12月1日(水) 午前  【VLD】低電力回路技術およびソフトエラー対策 (A会場)
09:20 - 11:00
(1)
VLD
09:20-09:45 TCADを用いた回路とレイアウト構造によるフリップフロップのソフトエラー耐性の評価 小谷萌香中島隆一京都工繊大)・井置一哉ローム)・古田 潤小林和淑京都工繊大
(2)
VLD
09:45-10:10 FVFを応用したPSRR帯域拡張回路を搭載した脳波計測ウェアラブルデバイス向け低消費LDO 三井健司兼本大輔毎田 修廣瀬哲也阪大
(3)
VLD
10:10-10:35 データアウェア・ストア機能を持つMTJベース不揮発性SRAM回路の提案と評価 宮内陽里宇佐美公良芝浦工大
(4)
VLD
10:35-11:00 不揮発性FFを用いたマルチコンテキストCGRA 亀井愛佳小島拓也天野英晴慶大)・横山大輝宮内陽里宇佐美公良芝浦工大)・平賀啓三鈴木健太ソニーセミコンダクタソリューションズ
12月1日(水) 午前  【RECONF】機械学習 (B会場)
09:20 - 11:00
(5)
RECONF
09:20-09:45 gMLPを用いた画像認識向けDNNアクセラレータのFPGA実装 神宮司明良中原啓貴東工大
(6)
RECONF
09:45-10:10 Sparsity-Gradient-Based Pruning and the Vitis-AI Implementation for Compacting Deep Learning Models Hengyi LiXuebin YueLin MengRitsumeikan Univ.
(7)
RECONF
10:10-10:35 シストリックアレイによる多層パーセプトロンの学習アクセラレータについて 妹尾豪士神宮司明良倉持亮佑中原啓貴東工大
(8)
RECONF
10:35-11:00 数値表現positを用いたDNNアクセラレータReNAの基礎評価 中原康宏増田雄太木山真人尼崎太樹飯田全広熊本大
12月1日(水) 午前  【DC】低消費電力及びモデル検証 (A会場)
11:10 - 12:00
(9)
DC
11:10-11:35 UPPAALを用いた連動結線のモデル検証の検討 長谷川 匠矢吹耕平志村貴大京三製作所)・水間 毅東大
(10)
DC
11:35-12:00 SRAMの動作電圧引き下げによるニューラルネットワークの低電力化 高津啓佑難波一輝千葉大
  12:00-13:00 昼食 ( 60分 )
12月1日(水) 午前  【SLDM】設計技術 (B会場)
座長: 小平行秀(会津大学)
11:10 - 12:25
(11) 11:10-11:35 ループ平坦化におけるループ回数の2のべき乗化による回路最適化
〇伊澤 昇平(東京都市大学),瀬戸 謙修(東京都市大学)
(12) 11:35-12:00 並列演算を効率化する組込みシステム向けデータ整形機構
〇間宮 暉之(慶應義塾大学),山﨑 信行(慶應義塾大学)
(13) 12:00-12:25 配置配線パズルのための逐次合体アルゴリズムとその展望
〇鈴木 修平(東京農工大学),蓮見 平八郎(東京農工大学),藤吉 邦洋(東京農工大学)
  12:25-13:00 昼食 ( 35分 )
12月1日(水) 午後  基調講演 (ホール)
13:00 - 14:00
(14) 13:00-14:00 [基調講演]サイバー空間とフィジカル空間の接点:集積システムのあるべきカタチ
〇三浦典之 (大阪大学)
12月1日(水) 午後  【VLD】Stochastic Computingおよびバイオチップ (A会場)
14:20 - 16:00
(15)
VLD
14:20-14:45 3線式SNを用いた演算手法 川南翔貴山下 茂立命館大
(16)
VLD
14:45-15:10 Stochastic Computingにおける加算の演算精度の向上手法 市川克泰山下 茂立命館大
(17)
VLD
15:10-15:35 Digital Microfluidic Biochipにおけるエラー同士の相殺を利用したエラー訂正手法 和田有史山下 茂立命館大
(18)
VLD
15:35-16:00 拡張ネットワークフローモデルの最適な階層数を求める手法 石田 滉山下 茂立命館大
  16:00-17:00 休憩 ( 60分 )
12月1日(水) 午後  【ICD】ハードウェアセキュリティ (B会場)
14:20 - 15:10
(19)
ICD
14:20-14:45 デュアルモードSAR ADCを用いた電源ノイズ解析攻撃の検知手法の考案 弘原海拓也三木拓司永田 真神戸大
(20)
ICD
14:45-15:10 オンチップモニタを用いたダイナミック電圧ドロップ診断 門田和樹神戸大)・レオニダス カタセラスアリストトゥル大)・フェレンク フォーダーIMEC)・アルキス ハッツォプーロスアリストトゥル大)・永田 真神戸大)・エリック ヤン マリニッセンIMEC
  15:10-17:00 休憩 ( 110分 )
12月1日(水) 午後  ポスター発表・懇親会
17:00 - 19:00
(21) 17:00-19:00 【RECONF】
(P-1)gMLPを用いた画像認識向けDNNアクセラレータのFPGA実装
神宮司明良(東京工業大学)
(P-2)シストリックアレイによる多層パーセプトロンの学習アクセラレータについて
妹尾豪士(東京工業大学)

【VLD】
(P-3)FVFを応用したPSRR帯域拡張回路を搭載した脳波計測ウェアラブルデバイス向け低消費LDO
三井健司(大阪大学)
(P-4)荷重と風による飛行速度の変化を考慮したドローン配送計画
伊藤哲(立命館大学)
(P-5)RF 回路の同時測定におけるウェハー面上ダイ特性ばらつきモデル化
Riaz-ul-haque Mian(Shimane Univ.)
(P-6)TCADを用いた回路とレイアウト構造によるフリップフロップのソフトエラー耐性の評価
小谷萌香(京都工繊大)

【ICD】
(P-7)FPGA上のRISC-Vベースの音声認識システム
WU XIAOTING(電気通信大学)
(P-8)RISC-Vを用いた畳み込みニューラルネットワーク
大城広輝 (電気通信大学)

【SLDM】
(P-9)FPGA based accelerator for neural networks computation with flexible pipelining
易 慶陽(東京大学)
(P-10)Rocket-Chipへの三角関数演算命令の実装と評価
中尾 怜史(近畿大学)
12月2日(木) 午前  【VLD】VLSI設計技術とアルゴリズム (A会場)
09:20 - 11:00
(22)
VLD
09:20-09:45 メムキャパシタを用いたスパイキングニューラルネットワークの開発 ~ シナプス強度とキャパシタンスの変換方式改善による認識精度のロス低減 ~ 澤田篤志押尾怜穏木村 睦張 任遠中島康彦奈良先端大
(23)
VLD
09:45-10:10 荷重と風による飛行速度の変化を考慮したドローン配送計画 伊藤 哲赤岩慧士舟橋勇佑西川広記孔 祥博立命館大)・谷口一徹阪大)・冨山宏之立命館大
(24)
VLD
10:10-10:35 圧縮センシングを活用した心電図計測フレームワークの一設計法 松村侑紀兼本大輔毎田 修廣瀬哲也阪大
(25)
VLD
10:35-11:00 正確丸めを実現するFPGA向き指数関数計算法 原口卓也高木直史京大
12月2日(木) 午前  【RECONF】応用事例 (B会場)
09:20 - 11:00
(1)
RECONF
09:20-09:45 マルチFPGAシステム上への、動的な通信優先度変化を実現するハイブリッドルータの実装 清水智貴伊藤光平飯塚健介弘中和衛天野英晴慶大
(2)
RECONF
09:45-10:10 幅優先探索専用アクセラレータHyGTAにおけるキャッシュメモリの検討 原口雄士谷川一哉広島市大)・佐野健太郎理研)・弘中哲夫広島市大
(3)
RECONF
10:10-10:35 FPGAを用いたフィットネスゲームにおけるリアルタイム運動データ記録支援システムの提案 滝川 潤成見 哲電通大
(4)
RECONF
10:35-11:00 デザインガイアにおける研究開発テーマの変遷 ~ テキストマイニングによる分析 ~ 岡部 忠都立産技研センター
12月2日(木) 午前  【SLDM】設計事例 (A会場)
座長: 佐藤真平(信州大学)
11:10 - 12:00
(5) 11:10-11:35 FPGA based accelerator for neural networks computation with flexible pipelining
〇易 慶陽(東京大学),藤田 昌宏(東京大学),孫 鶴鳴(早稲田大学/科学技術振興機構(JST) さきがけ研究者)
(6) 11:35-12:00 Rocket-Chipへの三角関数演算命令の実装と評価
〇中尾 怜史(近畿大学),武内 良典(近畿大学)
  12:00-13:00 昼食 ( 60分 )
12月2日(木) 午前  【RECONF】高位合成設計 (B会場)
11:10 - 12:00
(7)
RECONF
11:10-11:35 FPGA向け乱数生成器の高位合成IP化設計と比較検討 淺海悠人泉 知論立命館大
(8)
RECONF
11:35-12:00 重力多体問題を例とした高位合成ツールの性能比較 ~ SDSoCとVitisの違いに関して ~ 村松耀生成見 哲電通大
  12:00-13:00 昼食 ( 60分 )
12月2日(木) 午後  基調講演 (ホール)
13:00 - 14:00
(9) 13:00-14:00 [基調講演]低レイテンシ映像AI技術とそのユースケース
〇馬場隆行 (アイベックステクノロジー株式会社)
12月2日(木) 午後  【VLD】DFMおよびモデリング手法 (A会場)
14:20 - 16:00
(10)
VLD
14:20-14:45 Wafer-level Variation Modeling for Multi-site Testing of RF Circuits Riaz-ul-haque MianShimane Univ.)・Michihiro ShintaniNAIST)・Tomoki NakamuraMasuo KajiyamaMakoto EikiSony Semiconductor Manufacturing Corporation)・Michiko InoueNAIST
(11)
VLD
14:45-15:10 2層配線問題におけるチャネル配線手法の応用 石神魁人藤吉邦洋東京農工大
(12)
VLD
15:10-15:35 代表クリップ生成を考慮したレイアウトパターン分類問題における改良手法 ~ Changらの判定法の解析に基づいた手法の提案 ~ 桝谷智哉石野修平藤吉邦洋東京農工大
(13)
VLD
15:35-16:00 イジングマシンを用いたマスク最適化手法 小平行秀中山晴貴野中尚貴会津大)・松井知己高橋篤司東工大)・児玉親亮キオクシア
12月2日(木) 午後  【ICD】ハードウエアデザイン (B会場)
14:20 - 16:00
(14)
ICD
14:20-14:45 RISC-Vを用いた畳み込みニューラルネットワーク 大城広輝電通大
(15)
ICD
14:45-15:10 動作環境適応型パワーゲーティングスイッチ制御技術とその不揮発ロジックLSIへの応用 鐘 方岑夏井雅典羽生貴弘東北大
(16)
ICD
15:10-15:35 A Sub uW and 14bit Resolution Temperature Sensor for IoT Using Thermistor-Defined TDC Nguyen Trong HungKoichiro IshibashiUEC
(17)
ICD
15:35-16:00 RISC-V-based Speech Recognition System on FPGA Xiaoting WuDuran CkristianCong-Kha PhamUEC
  16:10-16:20 表彰式・クロージング (ホール) ( 10分 )

講演時間
一般講演発表 20 分 + 質疑応答 5 分

問合先と今後の予定
VLD VLSI設計技術研究会(VLD)   [今後の予定はこちら]
問合先 兼本大輔 (阪大)
E-: deeieng-u 
お知らせ ◎VLD研究会ホームページもご覧下さい.
http://www.ieice.org/~vld/
ICD 集積回路研究会(ICD)   [今後の予定はこちら]
問合先 柘植 政利 (ソシオネクスト)
E-: gecioxt 
DC ディペンダブルコンピューティング研究会(DC)   [今後の予定はこちら]
問合先 新井 雅之 (日本大学生産工学部)
E-: ain-u 
お知らせ ◎最新情報は,DC研究会ホームページを御覧下さい.
http://www.ieice.org/iss/dc/jpn/index.html
RECONF リコンフィギャラブルシステム研究会(RECONF)   [今後の予定はこちら]
問合先 ◎研究会全体に関するお問い合わせ
佐野 健太郎 (理研)
nn 
お知らせ ◎RECONF研究会ホームページもご覧下さい.
http://www.ieice.org/~reconf/
IPSJ-SLDM システムとLSIの設計技術研究会(IPSJ-SLDM)   [今後の予定はこちら]
問合先 瀬戸 謙修 (東京都市大学)
E-: ktcu 
お知らせ ◎SLDM研究会ホームページもご覧下さい.
http://www.sig-sldm.org/


Last modified: 2021-10-18 10:08:38


ご注意: 迷惑メール対策のためメールアドレスの一部の文字を置換しております.ご了承ください.

[この開催に関する講演論文リストをダウンロードする] ※ こちらのページの最下にあるダウンロードボタンを押してください
 

[研究会発表・参加方法,FAQ] ※ ご一読ください
 
[研究会資料インデックス(vol. no.ごとの表紙と目次)]
 

[VLD研究会のスケジュールに戻る]   /   [ICD研究会のスケジュールに戻る]   /   [DC研究会のスケジュールに戻る]   /   [RECONF研究会のスケジュールに戻る]   /   [IPSJ-SLDM研究会のスケジュールに戻る]   /  
 
 トップ  戻る   / [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会