電子情報通信学会 研究会発表申込システム
研究会 開催プログラム
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップ  戻る   前のVLD研究会 / 次のVLD研究会 [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


VLSI設計技術研究会(VLD) [schedule] [select]
専門委員長 宇佐美 公良 (芝浦工大)
副委員長 山田 晃久 (シャープ)
幹事 小林 和淑 (京都工繊大), 竹中 崇 (NEC)

日時 2011年 9月26日(月) 14:00 - 17:35
2011年 9月27日(火) 09:20 - 12:00
議題 物理設計および一般 
会場名 会津大学 産学イノベーションセンター(UBIC) 3Dシアター 
住所 965-8580 福島県会津若松市一箕町鶴賀
交通案内 JR会津若松駅よりバス/タクシーで約10分 (バスの本数少)
http://www.u-aizu.ac.jp/access.html
会場世話人
連絡先
会津大学 コンピュータ理工学部 小平 行秀
0242-37-2776(会場)
他の共催 ◆IEEE CAS Japan Chapter共催
お知らせ ◎初日の研究会終了後、懇親会を予定していますので御参加ください.
◎郡山と会津若松間は、「快速あいづライナー」を御利用いただくと快適です.
◎会津若松駅からのバスは本数が非常に少ないので、事前に時刻表で確認下さい.

9月26日(月) 午後  レイアウト設計
座長: 高島 康裕(北九州市大)
14:00 - 15:15
(1) 14:00-14:25 A transistor-level symmetrical layout generation method for analog device Bo YangQing DongJing LiShigetoshi NakatakeUniv. of Kitakyushu
(2) 14:25-14:50 CMOS Op-amp Circuit Synthesis with Geometric Programming Models for Layout-Dependent Effects Yu ZhangGong ChenQing DongJing LiBo YangShigetoshi NakatakeUniv. of Kitakyushu
(3) 14:50-15:15 MSA: Mixed Stochastic Algorithm for Placement with Larger Solution Space Yiqiang ShengTokyo Inst. of Tech.)・Atsushi TakahashiOsaka Univ.)・Shuichi UenoTokyo Inst. of Tech.
  15:15-15:30 休憩 ( 15分 )
9月26日(月) 午後  配置配線
座長: 中村祐一(NEC)
15:30 - 16:20
(4) 15:30-15:55 Analytical Placement for Closed-Symmetrical Placement Yasuhiro TakashimaYusuke OyaUniv. of Kitakyushu
(5) 15:55-16:20 集合対間配線問題に関する一考察 高橋篤司阪大
  16:20-16:35 休憩 ( 15分 )
9月26日(月) 午後  招待講演
座長: 宇佐美 公良(芝浦工大)
16:35 - 17:35
(6) 16:35-17:35 [招待講演]絆:正当な配線と素直な配置 梶谷洋司北九州市大
9月27日(火) 午前  再構成回路
座長: 高橋 篤司(阪大)
09:20 - 10:35
(7) 09:20-09:45 Network On Chipのリコンフィギュアブルレイアウト 中村祐一NEC
(8) 09:45-10:10 再構成可能デバイスMPLDの配置設計におけるネット単位ムーブ手法の検討と評価 稲木雅人中村政智弘中哲夫広島市大)・石黒 隆太陽誘電
(9) 10:10-10:35 FPGAを対象としたネットワークオンチップアーキテクチャの設計手法の提案 方波見英基齋藤 寛会津大
  10:35-10:45 休憩 ( 10分 )
9月27日(火) 午前  信頼性/プロセッサ/高位設計
座長: 中武繁寿(北九州市大)
10:45 - 12:00
(10) 10:45-11:10 組み合わせ回路のソフトエラー耐性評価における近似手法の統計科学的な精度評価 綾部秀紀吉村正義松永裕介九大
(11) 11:10-11:35 パイプライン化アレイプロセッサによるSmith-Watermanアルゴリズムの高速化 田中飛鳥石川 淑宮崎敏明会津大
(12) 11:35-12:00 Multi-Domain Clock Skew Scheduling-Aware High-Level Synthesis Keisuke InoueMineo KanekoJAIST

講演時間
一般講演発表 20 分 + 質疑応答 5 分
招待講演発表 50 分 + 質疑応答 10 分

問合先と今後の予定
VLD VLSI設計技術研究会(VLD)   [今後の予定はこちら]
問合先 小林和淑(京都工繊大)
E-: bat
Tel: 075-724-7452 
お知らせ ◎VLD研究会ホームページもご覧下さい.
http://www.ieice.org/~vld/


Last modified: 2011-09-09 09:03:30


ご注意: 迷惑メール対策のためメールアドレスの一部の文字を置換しております.ご了承ください.

[この開催に関する講演論文リストをダウンロードする] ※ こちらのページの最下にあるダウンロードボタンを押してください
 

[技術研究報告冊子体販売対象研究会向け:技報の当日価格一覧] ※ 開催2週間前頃に掲載されます
 
[研究会発表・参加方法,FAQ] ※ ご一読ください
 
[研究会資料インデックス(vol. no.ごとの表紙と目次)]
 

[VLD研究会のスケジュールに戻る]   /  
 
 トップ  戻る   前のVLD研究会 / 次のVLD研究会 [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会