お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
研究会 開催プログラム
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップ  戻る   前のVLD研究会 / 次のVLD研究会 [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


VLSI設計技術研究会(VLD) [schedule] [select]
専門委員長 高橋 篤司 (阪大)
副委員長 小野澤 晃 (NTT)
幹事 戸川 望 (早大), 山田 晃久 (シャープ)

日時 2010年 3月10日(水) 13:30 - 17:55
2010年 3月11日(木) 10:00 - 17:20
2010年 3月12日(金) 10:00 - 15:50
議題 システムオンシリコンを支える設計技術 
会場名 沖縄県男女共同参画センター「てぃるる」 
住所 〒900-0036 沖縄県那覇市西3丁目11番1号
交通案内 那覇空港から沖縄都市モノレールで旭橋駅下車、車で約10分
http://www.tiruru.or.jp/?page_id=31
会場世話人
連絡先
琉球大学工学部 島袋勝彦
098-895-8694
お知らせ ◎1日目の研究会終了後(3月10日(水)),懇親会を予定しております.
著作権に
ついて
以下の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)

3月10日(水) 午後  性能および製造性考慮物理設計
座長: 小林 和淑 (京都工繊大)
13:30 - 14:45
(1) 13:30-13:55 小型LCD駆動回路用タイミングパルス生成回路の自動レイアウトシステム VLD2009-99 浅川升平榊原雄一築山修治中大)・白川 功兵庫県立大)・西 修司竹田忠司永井知幸久保田 靖シャープ
(2) 13:55-14:20 Analog Macro Layout Generation Based on Regular Bulk Structure VLD2009-100 Bo Yang・○Qing DongJing LiShigetoshi NakatakeUniv. of Kitakyushu
(3) 14:20-14:45 サブスレッショルド領域での動作に向けたレベルシフタ回路構造の検討 VLD2009-101 石崎智尋小山 慧宇佐美公良芝浦工大
  14:45-15:00 休憩 ( 15分 )
3月10日(水) 午後  製造性考慮設計
座長: 山田 晃久 (シャープ)
15:00 - 16:40
(4) 15:00-15:25 電圧および温度変動を考慮した遅延ばらつきモデル構築の一手法 VLD2009-102 柳川英輝三木陽生福井正博立命館大)・築山修治中大
(5) 15:25-15:50 基板バイポーラ効果によるSEUとMCUの発生機構の検討 VLD2009-103 濱中 力京都工繊大)・古田 潤牧野紘明京大)・小林和淑京都工繊大)・小野寺秀俊京大/JST
(6) 15:50-16:15 MOSトランジスタの耐ばらつきチャネル分割に関する考察 VLD2009-104 劉 博越智 敦中武繁寿北九州市大
(7) 16:15-16:40 超球の一部を用いた歩留り推定における不良領域の効率的探索手法 VLD2009-105 伊達貴徳萩原 汐益 一哉東工大)・佐藤高史京大
  16:40-16:55 休憩 ( 15分 )
3月10日(水) 午後  招待講演
座長: 高橋 篤司 (阪大)
16:55 - 17:55
(8) 16:55-17:55 [招待講演]常時着用型センサ"ビジネス顕微鏡"による組織変革 VLD2009-106 荒 宏視日立/早大)・佐藤信夫矢野和男日立)・戸川 望柳澤政生大附辰夫早大
3月11日(木) 午前  プログラマブルデバイスと設計技術
座長: 宇佐美 公良 (芝浦工大)
10:00 - 11:40
(9) 10:00-10:25 ビアプログラマブルデバイスVPEXのロジックアレイブロックと配線アーキテクチャの検討 VLD2009-107 山田翔太國生雄一西本智広吉田直之堀 遼平松本直樹北森達也立命館大)・吉川雅弥名城大)・藤野 毅立命館大
(10) 10:25-10:50 ビアプログラマブルデバイスに最適な基本論理ゲートアーキテクチャの検討 VLD2009-108 堀 遼平國生雄一西本智広山田翔太吉田直之松本直樹藤野 毅立命館大)・吉川雅弥名城大
(11) 10:50-11:15 ビアプログラマブルデバイスVPEXの配線遅延評価 VLD2009-109 西本智広北森達也國生雄一山田翔太立命館大)・吉川雅弥名城大)・藤野 毅立命館大
(12) 11:15-11:40 潜在的多様性を考慮したプログラマブルハードウェアの高位合成手法 VLD2009-110 吉田浩章藤田昌宏東大/JST
  11:40-13:05 昼食 ( 85分 )
3月11日(木) 午後  低電力設計と回路設計技術I
座長: 小平 行秀 (会津大)
13:05 - 14:20
(13) 13:05-13:30 混合正規分布を用いた統計的タイミング解析手法の精度向上について VLD2009-111 小幡篤敬築山修治中大)・福井正博立命館大
(14) 13:30-13:55 Delay Analysis of Sub-Path on Fabricated Chips by Several Path-delay Tests VLD2009-112 Takanobu ShikiYasuhiro TakashimaUniv. of Kitakyushu)・Yuichi NakamuraNEC Corp.
(15) 13:55-14:20 パワーゲーティングの実装方式がエネルギー削減効果に与える影響の解析 VLD2009-113 太田雄也小山 慧橋田達徳武藤徹也山本辰也宇佐美公良芝浦工大
  14:20-14:35 休憩 ( 15分 )
3月11日(木) 午後  低電力設計と回路設計技術II
座長: 中武 繁寿 (北九州市大)
14:35 - 15:50
(16) 14:35-15:00 MTCMOS回路を利用したオンチップ・リークモニタによるランタイム・パワーゲーティング回路の損益分岐点予測 VLD2009-114 小山 慧橋田達徳宇佐美公良芝浦工大)・池淵大輔天野英晴慶大
(17) 15:00-15:25 入力ベクトルと回路の内部状態を考慮したピーク電力高速見積もり手法 VLD2009-115 高橋伸嘉東工大)・富岡洋一東京農工大)・小平行秀会津大)・高橋篤司阪大
(18) 15:25-15:50 加算器の平均スイッチングエネルギーの解析的評価 VLD2009-116 大野真司高木一義高木直史名大
  15:50-16:05 休憩 ( 15分 )
3月11日(木) 午後  クロック合成および実装設計
座長: 中武 繁寿 (北九州市大)
16:05 - 17:20
(19) 16:05-16:30 2層BGAパッケージのための詳細ビア配置手法の評価 VLD2009-117 木下昌紀東工大)・富岡洋一東京農工大)・高橋篤司阪大
(20) 16:30-16:55 Deskewを考慮したクロック分配最適化手法 VLD2009-118 山口光博高島康裕北九州市大
(21) 16:55-17:20 一般同期方式における消費電力を抑えたクロック木構成のためのクラスタ分割法 VLD2009-119 小平行秀会津大)・高橋篤司阪大
3月12日(金) 午前  システム設計・高位論理設計I
座長: 戸川 望 (早大)
10:00 - 11:40
(22) 10:00-10:25 組込みプロセッサの命令セット拡張に適したソフトウェア開発ツール生成手法 VLD2009-120 久村孝寛NEC/阪大)・多賀惣一朗石浦菜岐佐関西学院大)・武内良典今井正治阪大
(23) 10:25-10:50 エラー検出回復方式における加算器の性能評価 VLD2009-121 右近祐太阪大)・井上雅文東工大)・高橋篤司谷口研二阪大
(24) 10:50-11:15 タイミングスキュー調整可能データパスの合成条件 VLD2009-122 手原 亮金子峰雄北陸先端大
(25) 11:15-11:40 FPGA上に実現した二つの近似文字列マッチングアルゴリズムの比較 VLD2009-123 清水敬介中原啓貴笹尾 勤松浦宗寛九工大
  11:40-13:05 昼食 ( 85分 )
3月12日(金) 午後  システム設計・高位論理設計II
座長: 戸川 望 (早大)
13:05 - 14:20
(26) 13:05-13:30 セル遅延モデルを用いた算術演算回路の信号遷移回数見積もり手法 VLD2009-124 川島裕崇中村一博高木一義高木直史名大
(27) 13:30-13:55 順序回路の形式的検証におけるフォールスネガティブ削減のための回路変換 VLD2009-125 尾野紀博中村一博高木一義高木直史名大
(28) 13:55-14:20 順序回路のソフトエラー耐性評価手法の状態数削減による高速化 VLD2009-126 赤峰悠介吉村正義松永裕介九大
  14:20-14:35 休憩 ( 15分 )
3月12日(金) 午後  設計事例
座長: 小野澤 晃 (NTT)
14:35 - 15:50
(29) 14:35-15:00 Design and Implementation of an AMBA AHB Compliant Bus Architecture on FPGA VLD2009-127 Xuan-Tu TranHai-Phong PhanVan-Huan TranQuang-Vinh TranNgoc-Binh NguyenVietnam National Univ.
(30) 15:00-15:25 二段階動作合成によるグループ署名ASICの実装と評価 VLD2009-128 森岡澄夫荒木俊則一色寿幸尾花 賢佐古和恵NEC
(31) 15:25-15:50 メニーコアシステム用適応型ネットワークオンチップの設計 VLD2009-129 廉田 浩九大)・若谷彰良甲南大

講演時間
一般講演発表 20 分 + 質疑応答 5 分

問合先と今後の予定
VLD VLSI設計技術研究会(VLD)   [今後の予定はこちら]
問合先 戸川 望 (早大)
E--mail: n
Tel: 03-5286-3908, Fax: 03-3208-7439 
お知らせ ◎VLD研究会ホームページもご覧下さい.
http://www.ieice.org/~vld/


Last modified: 2010-03-02 22:03:09


ご注意: 迷惑メール対策のためメールアドレスの一部の文字を置換しております.ご了承ください.

[この開催に関する講演論文リストをダウンロードする] ※ こちらのページの最下にあるダウンロードボタンを押してください
 
[研究会資料インデックス(vol. no.ごとの表紙と目次)]
 

[研究会発表・参加方法,FAQ] ※ ご一読ください
 

[VLD研究会のスケジュールに戻る]   /  
 
 トップ  戻る   前のVLD研究会 / 次のVLD研究会 [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会