研究会開催プログラム

お知らせ 2023年度・2024年度学生員会費割引キャンペーン実施中です
お知らせ技術研究報告と和文論文誌Ｃの同時投稿施策(掲載料1割引き)について
お知らせ電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について

電子情報通信学会研究会発表申込システム
研究会開催プログラム

技報閲覧サービス
[ログイン]
技報アーカイブ

トップ

戻る

前のVLD研究会 / 次のVLD研究会

[HTML] / [HTML(simple)] / [TEXT]

[Japanese] / [English]

VLSI設計技術研究会（VLD）

[schedule] [select]

専門委員長		若林一敏 (NEC)
副委員長		高橋篤司 (東工大)
幹事		河野一郎 (ルネサステクノロジ)，戸川望 (早大)

日時	2008年 9月29日(月)　13:30 - 17:05 2008年 9月30日(火)　10:00 - 15:25
議題	物理設計および一般
会場名	金沢商工会議所会館
住所	〒920-8639 金沢市尾山町9番13号
交通案内	JR金沢駅東口よりバス（７～１０番乗場）にて約10分（南町バス停より徒歩2分） http://www.kanazawa-cci.or.jp/guidance/position.html
会場世話人連絡先	北陸先端科学技術大学院大学情報科学研究科金子峰雄 0761-51-1276
お知らせ	◎１日目のセッション終了後に懇親会を開催いたしますので，お誘い合わせの上ご参加下さいますようお願いいたします．
著作権について	以下の論文すべての著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)

9月29日(月) 午後招待講演１ 13:30 - 14:30
(1)	13:30-14:30	［招待講演］エラー検出FFを用いたDVSにおけるShort Path PenaltyとOR-Tree Latencyの低減手法 VLD2008-47	○栗本昌憲・鈴木弘明（ルネサステクノロジ）・秋山　励・山中唯生・大熊晴之（ルネサスデザイン）・高田英裕・篠原尋史（ルネサステクノロジ）
	14:30-14:45	休憩　（ 15分）
9月29日(月) 午後動的再構成プロセッサ設計 14:45 - 15:35
(2)	14:45-15:10	再構成型プロセッサFE-GAへのデータフローグラフマッピング手法 VLD2008-48	○本間雅行・田村　亮・戸川　望・柳澤政生・大附辰夫（早大）・佐藤真琴（日立）
(3)	15:10-15:35	ディジタルメディア向け動的再構成型プロセッサFE-GAへのFFTマッピングとその自動化手法 VLD2008-49	○田村　亮・本間雅行・戸川　望・柳澤政生・大附辰夫（早大）・佐藤真琴（日立）
	15:35-15:50	休憩　（ 15分）
9月29日(月) 午後高位合成及び演算器設計 15:50 - 17:05
(4)	15:50-16:15	Schedulable Resouce Binding under Skew Optimization VLD2008-50	○Takayuki Obata・Mineo Kaneko（JAIST）
(5)	16:15-16:40	Delay Variation-Aware Datapath Synthesis Based on Register Clustering VLD2008-51	○Keisuke Inoue・Mineo Kaneko・Tsuyoshi Iwagaki（JAIST）
(6)	16:40-17:05	ビットレベル式変形によるセレクタ帰着型バタフライ演算器の設計と評価 VLD2008-52	○名村　健・戸川　望・柳澤政生・大附辰夫（早大）・外村元伸（大日本印刷）
9月30日(火) 午前招待講演２ 10:00 - 11:00
(7)	10:00-11:00	［招待講演］順序統計量のEDAへの応用とノンパラメトリック統計的タイミング解析 VLD2008-53	○今井正紀（半導体理工学研究センター/東工大）
	11:00-11:15	休憩　（ 15分）
9月30日(火) 午前配置配線 11:15 - 12:05
(8)	11:15-11:40	重なりを考慮したStable-LSE法に基づく解析的配置手法 VLD2008-54	○船津直登・高島康裕（北九州市大）
(9)	11:40-12:05	最近傍ビア配置に基づく2層BGAパッケージ自動配線手法 VLD2008-55	○倉田芳明・富岡洋一・小平行秀・高橋篤司（東工大）
	12:05-13:30	昼食　（ 85分）
9月30日(火) 午後再構成デバイス１ 13:30 - 14:20
(10)	13:30-13:55	大規模光再構成型ゲートアレイにおける高速再構成試験 VLD2008-56	○中島真央・渡邊　実（静岡大）
(11)	13:55-14:20	高速ダイナミック光再構成型ゲートアレイVLSI VLD2008-57	○加藤進一・渡邊　実（静岡大）
	14:20-14:35	休憩　（ 15分）
9月30日(火) 午後再構成デバイス２ 14:35 - 15:25
(12)	14:35-15:00	PAL-SLMを用いたプログラマブルなマルチコンテキスト光再構成型ゲートアレイ VLD2008-58	○久保田慎也・渡邊　実（静岡大）
(13)	15:00-15:25	可変線形トランスコンダクタンスOTA VLD2008-59	○池本真樹・範　公可（電通大）

問合先と今後の予定
VLD	VLSI設計技術研究会（VLD） [今後の予定はこちら]
	問合先	河野一郎 (ルネサステクノロジ) E-: his TEL: 042-312-5873
	お知らせ	◎VLD研究会ホームページもご覧下さい． http://www.ieice.org/~vld/