| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
VLSI設計技術研究会 (VLD) (検索条件: 2016年度)
「from:2016-05-11 to:2016-05-11」による検索結果
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD, IPSJ-SLDM (連催) |
2016-05-11 10:00 |
福岡 | 北九州国際会議場 | 劣勾配法の遅延解析への応用 ○宮下 弘・川原口高太郎（北九州市大）  VLD2016-1 |
[more] | VLD2016-1 pp.1-4 |
| VLD, IPSJ-SLDM (連催) |
2016-05-11 10:25 |
福岡 | 北九州国際会議場 | 側壁ダブルパターニングのための2色グリッドに準じた配線手法 ○三浦発彦・長谷川 充・比留川 拓・藤吉邦洋（東京農工大） VLD2016-2 |
高密度な LSI 製造のため、光リソグラフィの露光限界を超えて微細な加工を行なう技術の 1 つに側壁ダブルパターニング ... [more] | VLD2016-2 pp.5-10 |
| VLD, IPSJ-SLDM (連催) |
2016-05-11 13:50 |
福岡 | 北九州国際会議場 | FPGA向けMBU訂正回路の提案 ○中村祐士・寺岡拓也・尼崎太樹・飯田全広・久我守弘・末吉敏則（熊本大） VLD2016-3 |
トランジスタサイズの微細化により，メモリに対するソフトエラーの影響が顕著になってきている．微細化がナノスケールに達した現... [more] | VLD2016-3 pp.35-40 |
| VLD, IPSJ-SLDM (連催) |
2016-05-11 14:30 |
福岡 | 北九州国際会議場 | DFGのクリティカルパス最適化に基づく演算チェイニングを用いたRDRアーキテクチャ対象高位合成手法 ○寺田晃太朗・柳澤政生・戸川 望（早大） VLD2016-4 |
半導体の微細化に伴い，配線遅延が相対的に増大している問題が顕著化し，高位合成段階で配線遅延を考慮する必要がある．レジスタ... [more] | VLD2016-4 pp.41-46 |
| VLD, IPSJ-SLDM (連催) |
2016-05-11 14:55 |
福岡 | 北九州国際会議場 | レジスタの耐放射線性を考慮したスケジューリング問題に関する一検討 ○井上恵介（金沢高専）・金子峰雄（北陸先端大） |
本稿では耐放射線性を有するアプリケーション特化型集積回路(ASIC)の高位設計について議論する。自然界に存在する放射線の... [more] | |
| VLD, IPSJ-SLDM (連催) |
2016-05-11 15:20 |
福岡 | 北九州国際会議場 | MERP-CNN: A Memory-Efficient Reconfigurable Processor for Convolutional Neural Networks Based on FPGA ○Xushen Han・Dajiang Zhou・Shinji Kimura（Waseda Univ.） VLD2016-5 |
Convolutional neural network has been paid so much attention... [more] | VLD2016-5 pp.47-52 |
| VLD, IPSJ-SLDM (連催) |
2016-05-11 16:00 |
福岡 | 北九州国際会議場 | ［招待講演］将来に向けてのDA技術のチャレンジ ～ 次世代のDA技術の確立に向けて ～ ○村岡道明（高知大） VLD2016-6 |
設計自動化技術 (Design Automaion Technologies) はコンピュータなどの大規模デジタルシステ... [more] | VLD2016-6 p.53 |
[研究会発表申込システムのトップページに戻る]