| 研究会 |
発表日時 |
開催地 |
タイトル・著者 |
抄録 |
資料番号 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-17
13:15 |
東京 |
慶応大学（日吉） |
聴覚前処理部の回路化
○宇佐美裕也・荒井英彦・曹 越・高橋一志・長野利隆・関根優年（東京農工大） |
[more] |
VLD2006-85 CPSY2006-56 RECONF2006-56
pp.1-6 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-17
13:40 |
東京 |
慶応大学（日吉） |
レイトレーシング専用コンピューティングシステムRAPLASのFPGAによる実装
○財津大地・帰山芳行・鈴木健一・江川隆輔（東北大）・大庭信之（日本IBM）・中村維男（東北大） |
[more] |
VLD2006-86 CPSY2006-57 RECONF2006-57
pp.7-12 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-17
14:05 |
東京 |
慶応大学（日吉） |
hw/sw複合体を用いた顔検出
○横川昌俊・須藤一郎・湯野智己・関根優年（東京農工大） |
Coarse to Fine理論を用いて，顔検出システムを作成した．Coarse to Fineとは低解像度画像(coa... [more] |
VLD2006-87 CPSY2006-58 RECONF2006-58
pp.13-18 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-17
14:50 |
東京 |
慶応大学（日吉） |
SD数剰余加算を用いた剰余除算回路の構成
○賈 鵬・魏 書剛（群馬大） |
本稿では、剰余除算を高速に行うため、SD(Signed-Digit)数表現を用いた剰余
数加算を導入する。まず、２進数... [more] |
VLD2006-88 CPSY2006-59 RECONF2006-59
pp.19-24 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-17
15:15 |
東京 |
慶応大学（日吉） |
楕円曲線暗号向けGF(2^m)上のDigit-Serial乗算器の設計
○奈良竜太・小原俊逸・清水一範・戸川 望・池永 剛・柳澤政生・後藤 敏・大附辰夫（早大） |
[more] |
VLD2006-89 CPSY2006-60 RECONF2006-60
pp.25-30 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-17
16:00 |
東京 |
慶応大学（日吉） |
LSIフロアプランニングに対する遺伝的アルゴリズムとタブー探索に基づく並列アルゴリズムとそのPCクラスタ上での実現
○島津尊是・若林真一・永山 忍（広島市大） |
本研究では，LSIフロアプランニングに対する遺伝的アルゴリズム(GA)とタブー探索(TS)を組み合わせた並列アルゴリズム... [more] |
VLD2006-90 CPSY2006-61 RECONF2006-61
pp.31-36 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-17
16:25 |
東京 |
慶応大学（日吉） |
2次割当問題に対するタブー探索法に基づくFPGAを用いたハードウェア解法
○木村義洋・若林真一・永山 忍（広島市大） |
本研究では，2次割当問題(QAP)に対し，タブー探索法に基づくハードウェア解法を提案する．提案アルゴリズムはFPGAの大... [more] |
VLD2006-91 CPSY2006-62 RECONF2006-62
pp.37-42 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-17
16:50 |
東京 |
慶応大学（日吉） |
PLC命令列を論理回路に変換するツールの実装と評価
○秋中昌訓・市川周一（豊橋技科大） |
Programmable Logic Controller (PLC)の命令列をハードウェア記述言語(VHDL)に変換す... [more] |
VLD2006-92 CPSY2006-63 RECONF2006-63
pp.43-48 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-17
17:15 |
東京 |
慶応大学（日吉） |
FPGA用テクノロジマッピングにおける効率的なカット列挙手法について
○松永裕介（九大） |
[more] |
VLD2006-93 CPSY2006-64 RECONF2006-64
pp.49-54 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-18
09:45 |
東京 |
慶応大学（日吉） |
準ブール充足可能性判定によるクラスタ型VLIW DSPの最適コードスケジューリング
○小林 涼・益井勇気・石浦菜岐佐（関西学院大） |
[more] |
VLD2006-94 CPSY2006-65 RECONF2006-65
pp.1-5 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-18
10:10 |
東京 |
慶応大学（日吉） |
Cコンパイラ用テストスイートおよびその生成ツールtestgen
○内山裕貴（関西学院大）・引地信之（SRA）・石浦菜岐佐・永松祐二（関西学院大） |
[more] |
VLD2006-95 CPSY2006-66 RECONF2006-66
pp.7-11 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-18
10:35 |
東京 |
慶応大学（日吉） |
教育用マイコンCOMET IIのCコンパイラの開発
○松田 健・佐藤 暁・森 健介・堤 利幸（明大） |
[more] |
VLD2006-96 CPSY2006-67 RECONF2006-67
pp.13-18 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-18
11:00 |
東京 |
慶応大学（日吉） |
XMLをベースとしたCDFGマニピュレーションフレームワーク: CoDaMa
○小原俊逸・史 又華・戸川 望・柳澤政生・大附辰夫（早大） |
本稿では，ハードウェア/ソフトウェア (HW/SW) 協調合成システムや高位合成システム構築のための，XMLをベースとし... [more] |
VLD2006-97 CPSY2006-68 RECONF2006-68
pp.19-24 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-18
11:25 |
東京 |
慶応大学（日吉） |
即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法
○藤田裕久・濱田雅彦・谷本匡亮・中田明夫・東野輝夫（阪大） |
ハードウェアには配線遅延があるため
クロック周波数の向上に限界がある．そこで，
実行時間削減を目的として
クロック... [more] |
VLD2006-98 CPSY2006-69 RECONF2006-69
pp.25-30 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-18
13:00 |
東京 |
慶応大学（日吉） |
増殖による回路の構成方法
○矢野智史・樋口隼人・永本太一・柴田裕一郎・小栗 清（長崎大） |
最大3本のリンクを持つノードとリンクからなる任意の連結グラフは，単一のノードから初めて3つの増殖ルール（隣接部分へのノー... [more] |
VLD2006-99 CPSY2006-70 RECONF2006-70
pp.31-35 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-18
13:25 |
東京 |
慶応大学（日吉） |
SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価
○菱田智雄・石橋宏太・木村 峻・奥野直樹・松本光崇（立命館大）・中野裕文・岩男剛宜・奥野義弘・有本和民（ルネサステクノロジ）・泉 知論・藤野 毅（立命館大） |
近年、少量生産のSoC（システムオンチップ）製造において、マスク費用やレイアウト・検証設計費用などの初期開発費用の増加が... [more] |
VLD2006-100 CPSY2006-71 RECONF2006-71
pp.37-42 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-18
13:50 |
東京 |
慶応大学（日吉） |
動的リコンフィギャラブルプロセッサMuCCRAの実装
○中村拓郎・長谷川揚平・堤 聡・松谷宏紀・Vasutan Tunbunheng・Adepu Parimala・西村 隆・加東 勝・斎藤正太郎・佐野 徹・関 直臣・平井啓一郎・毛 凱毅・天野英晴（慶大） |
[more] |
VLD2006-101 CPSY2006-72 RECONF2006-72
pp.43-48 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-18
14:15 |
東京 |
慶応大学（日吉） |
マルチキャストコンフィギュレーションのスケジューリングアルゴリズム
○堤 聡・Vasutan Tunbunheng・長谷川揚平・松谷宏紀・Adepu Parimala・中村拓郎・西村 隆・佐野 徹・加東 勝・斉藤正太郎・関 直臣・平井啓一郎・毛 凱毅・天野英晴（慶大） |
[more] |
VLD2006-102 CPSY2006-73 RECONF2006-73
pp.49-54 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-18
14:55 |
東京 |
慶応大学（日吉） |
動的再構成システムにおけるFPGA部分再構成技術の適用と評価
○清田享伸・八並泰一郎・木佐貫 健・吉廣秀章・久我守弘・末吉敏則（熊本大） |
FPGAの部分再構成技術は，再構成時間の短縮や動的な再構成を可能とする等，FPGAの柔軟性をより高める技術である．しかし... [more] |
VLD2006-103 CPSY2006-74 RECONF2006-74
pp.55-60 |
VLD, CPSY, RECONF, IPSJ-SLDM
(共催) |
2007-01-18
15:20 |
東京 |
慶応大学（日吉） |
FPGAの自己動的再構成を利用したシステムの設計と開発
○堀 洋平（産総研）・横山浩之（KDDI研）・坂根広史・戸田賢二（産総研） |
FPGAの自己動的部分再構成を利用したシステムの，設計方法と実装例について述べる．現在市販されているFPGAの中には，回... [more] |
VLD2006-104 CPSY2006-75 RECONF2006-75
pp.61-68 |