| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
集積回路研究会 (ICD) (検索条件: 2013年度)
「from:2013-10-07 to:2013-10-07」による検索結果
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-07 10:30 |
青森 | 弘前大学 コラボ弘大 | メモリをベースにした省電力MCU内蔵フィールドプログラマブルデバイス ○松村哲哉（日大）・川村嘉郁（ルネサス エレクトロニクス）・岡田尚也（金沢大）・有本和民（岡山県立大）・牧野博之（阪工大）・松田吉雄（金沢大）  VLD2013-46 ICD2013-70 IE2013-46 |
メモリをベースにしたフィールドプログラマブルシーケンサ&メモリ（FPSM）のアーキテクチャが報告されている．FPSMは内... [more] | VLD2013-46 ICD2013-70 IE2013-46 pp.1-6 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-07 10:55 |
青森 | 弘前大学 コラボ弘大 | 2相ハンドシェイクプロトコル非同期式回路向けマルチクロック・マルチエッジトリガ・フリップフロップの提案 ○今井 雅（弘前大）・米田友洋（NII） VLD2013-47 ICD2013-71 IE2013-47 |
要求-応答ハンドシェイクに基づいて動作する非同期式回路の代表的なハンドシ... [more] | VLD2013-47 ICD2013-71 IE2013-47 pp.7-12 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-07 11:20 |
青森 | 弘前大学 コラボ弘大 | Dualパイプライン型自己同期回路の自動設計フローの構築 ○伊東 敦・池田 誠（東大） VLD2013-48 ICD2013-72 IE2013-48 |
微細化に伴いロバスト性の高い回路が求められており, 我々の提案する Dual パイプライン型自己同期回路 はそれを解決し... [more] | VLD2013-48 ICD2013-72 IE2013-48 pp.13-18 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-07 13:00 |
青森 | 弘前大学 コラボ弘大 | ［招待講演］画像コーデックLSIの技術動向と研究成果 ○後藤 敏（早大） VLD2013-49 ICD2013-73 IE2013-49 |
動画像符号技術は、TV会議、TV放送、インターネット配信、監視カメラ等の画像通信分野や、ビデオカメラ、ビデオレコーダ等の... [more] | VLD2013-49 ICD2013-73 IE2013-49 p.19 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-07 14:20 |
青森 | 弘前大学 コラボ弘大 | ［招待講演］HEVC/H.265の標準化動向とエンコーダ開発事例 ○坂手寛治・本山信明（三菱電機） VLD2013-50 ICD2013-74 IE2013-50 |
[more] | VLD2013-50 ICD2013-74 IE2013-50 p.21 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-07 15:40 |
青森 | 弘前大学 コラボ弘大 | “額縁形探索窓”を採用した8K-UHDTV向け速超高速動きベクトル検出アルゴリズム ○関 健太郎・榎本忠儀（中大） VLD2013-51 ICD2013-75 IE2013-51 |
[more] | VLD2013-51 ICD2013-75 IE2013-51 pp.23-28 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-07 16:05 |
青森 | 弘前大学 コラボ弘大 | 3×倍速実時間6万語彙連続音声認識のための40-nm, 54-mW音声認識専用プロセッサ ○何 光霽・宮本優貴・松田薫平・和泉慎太郎・川口 博・吉本雅彦（神戸大） VLD2013-52 ICD2013-76 IE2013-52 |
本稿では，6万語彙の実時間連続音声認識のための低消費電力VLSIチップについて説明する．高速，高精度，低消費電力で6万語... [more] | VLD2013-52 ICD2013-76 IE2013-52 pp.29-34 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-07 16:30 |
青森 | 弘前大学 コラボ弘大 | 集合演算プロセッサー(SOP) ～ 画像認識への応用 ～ ○井上克己（エイ・オー・テクノロジーズ）・レ ドゥクフン・曽和将容・範 公可（電通大） VLD2013-53 ICD2013-77 IE2013-53 |
あらまし ＣＰＵ、ＧＰＵ、ＤＳＰなどの従来型プロセッサーにとってメモリ上の情報を探し出す処理つまり検索、照合、認識など... [more] | VLD2013-53 ICD2013-77 IE2013-53 pp.35-40 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-08 09:00 |
青森 | 弘前大学 コラボ弘大 | 製造後遅延調整機能を持つRDRアーキテクチャ向け高位合成手法の評価 ○萩尾勇太・柳澤政生・戸川 望（早大） VLD2013-54 ICD2013-78 IE2013-54 |
LSIの微細加工技術の進歩により配線遅延の拡大や製造時の遅延ばらつきによるタイミング違反が問題となっている． とりわけ... [more] |
VLD2013-54 ICD2013-78 IE2013-54 pp.41-46 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-08 09:25 |
青森 | 弘前大学 コラボ弘大 | スキャンシグネチャを用いたLED暗号へのスキャンベース攻撃 ○藤代美佳・柳澤政生・戸川 望（早大） VLD2013-55 ICD2013-79 IE2013-55 |
LED(Light Encryption Device)暗号は，センサーネットワークやRFIDタグ等において需要が高い最... [more] | VLD2013-55 ICD2013-79 IE2013-55 pp.47-52 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-08 09:50 |
青森 | 弘前大学 コラボ弘大 | セレクタ論理を利用したバイリニア補間演算器設計と評価 ○塩 雅史・柳澤政生・戸川 望（早大） VLD2013-56 ICD2013-80 IE2013-56 |
バイリニア補間は補間演算の1 つであり，周囲4 つの値から線形的に値を補間する．画像の拡大・縮小など実用的に用いられるこ... [more] | VLD2013-56 ICD2013-80 IE2013-56 pp.53-58 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-08 10:35 |
青森 | 弘前大学 コラボ弘大 | 電流モード論理に基づく多値細粒度リコンフィギャラブルVLSIの新概念アーキテクチャ ○白 旭・亀山充隆（東北大） VLD2013-57 ICD2013-81 IE2013-57 |
本稿では、多値Xネット・データ転送方式に基づく細粒度リコンフィギャラブルVLSIを提案している。2つの２値データは2個の... [more] | VLD2013-57 ICD2013-81 IE2013-57 pp.59-64 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-08 11:00 |
青森 | 弘前大学 コラボ弘大 | ワード線電位を適応的に降圧して読み出しマージンを拡大した低電圧動作6Tr CMOS SRAM ○小林伸彰・榎本忠儀（中大） VLD2013-58 ICD2013-82 IE2013-58 |
[more] | VLD2013-58 ICD2013-82 IE2013-58 pp.65-70 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-08 11:25 |
青森 | 弘前大学 コラボ弘大 | 多段階チャネル長分解型のプログラマブル遅延素子を伴う遅延同期回路 張 宇・李 明玉・董 青・○中武繁寿（北九州市大）・楊 波（設計アルゴリズム研） VLD2013-59 ICD2013-83 IE2013-59 |
遅延可変素子は、 様々な種類の高速集積回路において主に遅延補正やスキュー調整などの目的に利 用されている。 この論... [more] |
VLD2013-59 ICD2013-83 IE2013-59 pp.71-76 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-08 11:50 |
青森 | 弘前大学 コラボ弘大 | リーク電流抑制を伴う低電力設計方式による9bit, 20MS/s SAR ADC設計 ○陳 功・李 明玉・董 青・中武繁寿（北九州市大）・楊 波（設計アルゴリズム研） VLD2013-60 ICD2013-84 IE2013-60 |
集積回路のナノスケール製造プロセスでは、 レイアウト依存効果(Layout Dependent Effect, LDE... [more] |
VLD2013-60 ICD2013-84 IE2013-60 pp.77-82 |
[研究会発表申込システムのトップページに戻る]