1月26日(火) 午前 開発環境 09:00 - 10:40 |
(1) RECONF |
09:00-09:25 |
動的リコンフィギャラブルプロセッサMuCCRA-3向け開発ツールの整備 |
○弘中和衛・西村克信(東海大)・天野英晴(慶大) |
(2) RECONF |
09:25-09:50 |
Reducing scheduling overheads in Dynamically Reconfigurable Processors |
○Ratna Krishnamoorthy(Univ of Tokyo)・Keshavan Varadarajan・Mythri Alle(IISc)・Ranjani Narayan(Morphing Machines)・Masahiro Fujita(Univ of Tokyo)・S K Nandy(IISc) |
(3) VLD |
09:50-10:15 |
ソフトウェア並列化を考慮したハードウェア/ソフトウェア分割手法の評価 |
○松永惇弥・村岡道明(高知大)・荒木 大(インターデザイン・テクノロジー) |
(4) RECONF |
10:15-10:40 |
リコンフィギャラブルシステム用OS「RC-OS」のアプリケーションを用いた性能評価 |
○徳永和也・児島 彰・弘中哲夫(広島市大) |
|
10:40-10:50 |
休憩 ( 10分 ) |
1月26日(火) 午前 ネットワーク 10:50 - 11:40 |
(5) RECONF |
10:50-11:15 |
ネットワーク配信可能なhw/sw複合体,動画像コーデック |
○黒木良介・華井健太郎・田向 権・小林祐一・関根優年(東京農工大) |
(6) RECONF |
11:15-11:40 |
eラーニングと遠隔FPGAの連携による異分野共同研究環境の開発 |
○金 在成・吉澤真吾・金田悠作・湊 真一・有村博紀・宮永喜一(北大) |
|
11:40-13:05 |
昼食 ( 85分 ) |
1月26日(火) 午後 アプリケーション1 13:05 - 14:20 |
(7) RECONF |
13:05-13:30 |
Impulse Cを用いた離散ウェーブレット変換のFPGA実装 |
○宮島敬明(慶大)・新井正敏(カルソニックカンセイ)・天野英晴(慶大) |
(8) RECONF |
13:30-13:55 |
3次元DCTを効率的に処理するアレイプロセッサのFPGA実装 |
○生垣佑樹・五十嵐裕之・宮崎敏明・Stanislav G. Sedukhin(会津大) |
(9) RECONF |
13:55-14:20 |
Computer Aided Detection System Implementation for recognize cancer in Mammograms over a FPGA |
○Yessica Suarez Henandez(IPN/Univ. of Electro-Comm.)・Sayaka Akioka・Tsutomu Yoshinaga・Volodymyr Ponomaryov・Gonzalo Duchen Sanchez(Univ. of Electro-Comm.) |
|
14:20-14:30 |
休憩 ( 10分 ) |
1月26日(火) 午後 バス・配線アーキテクチャ 14:30 - 15:45 |
(10) CPSY |
14:30-14:55 |
1-flitパケット構造を利用した非最短完全適応ルーティング |
○西川由理(慶大)・鯉渕道紘(NII)・松谷宏紀(東大)・天野英晴(慶大) |
(11) RECONF |
14:55-15:20 |
粒度可変論理セルをもつ再構成論理デバイスの設計と試作 |
○井上万輝・岡本康裕・趙 謙・吉澤孔明・用正博紀・古賀正紘・尼崎太樹・飯田全広・久我守弘・末吉敏則(熊本大) |
(12) |
15:20-15:45 |
3次元格子スタイナー木を求める並列遺伝的アルゴリズムの改良
○瀬能浩史(広島工大),上田真琴(広島工大),大村道郎(広島工大) |
|
15:45-15:55 |
休憩 ( 10分 ) |
1月26日(火) 午後 演算器最適化設計 15:55 - 17:35 |
(13) VLD |
15:55-16:20 |
SD数演算を用いた剰余数系-2進数系変換アルゴリズム |
○姜 長雋・魏 書剛(群馬大) |
(14) VLD |
16:20-16:45 |
SD数表現を用いた剰余演算回路設計とその性能評価 |
○張 明達・魏 書剛(群馬大) |
(15) RECONF |
16:45-17:10 |
ディジタルフィルタのハードウェア特殊化と制振制御への応用 |
○手塚康瑛・市川周一・野田善之(豊橋技科大) |
(16) VLD |
17:10-17:35 |
部分マッチングを考慮しMISO構造に対応した専用演算器合成手法 |
○橋本識弘・戸川 望・柳澤政生・大附辰夫(早大) |
1月27日(水) 午前 低消費電力設計 09:00 - 09:50 |
(17) RECONF |
09:00-09:25 |
自律適応電源電圧制御に基づく低消費電力FPGAの構成 |
○石原翔太・夏 徴帆・張山昌論・亀山充隆(東北大) |
(18) RECONF |
09:25-09:50 |
動的リコンフィギャラブルプロセッサにおける、2電源電圧の動的な割り当てによる電力削減機構の実装 |
○馬橋雄祐(芝浦工大)・佐野 徹(慶大)・小山 慧(芝浦工大)・齊藤貴樹・天野英晴(慶大)・宇佐美公良(芝浦工大) |
|
09:50-10:00 |
休憩 ( 10分 ) |
1月27日(水) 午前 高速化技術 10:00 - 11:40 |
(19) CPSY |
10:00-10:25 |
CUDAによるAES実装のための計算粒度最適化手法 |
○西川尚紀・岩井啓輔・黒川恭一(防衛大) |
(20) RECONF |
10:25-10:50 |
Effective Hardware Task Context Switching in Virtex-4 FPGAs |
○Krzysztof Jozwik・Hiroyuki Tomiyama・Shinya Honda・Hiroaki Takada(Nagoya Univ.) |
(21) RECONF |
10:50-11:15 |
スケーラブルFPGAシステムにおけるハードウェア・アクセラレーション |
○中條拓伯・坂本龍一(東京農工大) |
(22) RECONF |
11:15-11:40 |
スケーラブルFPGAシステムにおけるハードウェア拡張方式 |
○中條拓伯(東京農工大)・三好健文(東工大)・船田悟史(イーツリーズ・ジャパン)・坂本龍一(東京農工大) |
|
11:40-12:40 |
昼食 ( 60分 ) |
1月27日(水) 午後 アプリケーション2 12:40 - 13:55 |
(23) RECONF |
12:40-13:05 |
効率良い正規表現照合のための並列ビット分配にもとづいたハードウェア指向アルゴリズム |
○金田悠作・吉澤真吾・湊 真一・有村博紀・宮永喜一(北大) |
(24) RECONF |
13:05-13:30 |
量指定子による文字列の繰り返しに対応した正規表現マッチング専用ハードウェア |
○若葉陽一・若林真一・永山 忍・稲木雅人(広島市大) |
(25) RECONF |
13:30-13:55 |
並列ブランチング・プログラム・マシンを用いたパケット分類器について |
○中原啓貴・笹尾 勤・松浦宗寛(九工大)・川村嘉郁(ルネサステクノロジ) |
|
13:55-14:05 |
休憩 ( 10分 ) |
1月27日(水) 午後 ディペンダブル設計 14:05 - 15:20 |
(26) RECONF |
14:05-14:30 |
SRAM型FPGAによる故障状況に適応可能な漸次縮退システムの実装 |
○藤恵里司・野地亮志・吉川祐樹・市原英行・井上智生(広島市大) |
(27) RECONF |
14:30-14:55 |
部分再構成によるソフトコアプロセッサの故障回復手法 |
○一ノ宮佳裕・田上士郎・尼崎太樹・久我守弘・末吉敏則(熊本大) |
(28) VLD |
14:55-15:20 |
論理回路レベルにおけるクロストークによる遅延変動の推定方法 |
○小林政幸・仙頭 航・豊永昌彦・村岡道明(高知大) |
|
15:20-15:30 |
休憩 ( 10分 ) |
1月27日(水) 午後 光再構成アーキテクチャ 15:30 - 16:45 |
(29) RECONF |
15:30-15:55 |
光ファイバーを用いたリモートダイナミック光再構成型ゲートアレイ |
○上野由美子・渡邊 実(静岡大) |
(30) RECONF |
15:55-16:20 |
アナログコンテキストを用いたフォトダイオード特性の補正手法 |
○青山裕司・渡邊 実(静岡大) |
(31) RECONF |
16:20-16:45 |
銀塩ホログラムを用いたプログラマブル光再構成型ゲートアレイ |
○久保田慎也・渡邊 実(静岡大) |