3月4日(月) 午後 ディペンダブル(1)
座長: 中武繁寿（北九州市立大）
13:50 - 15:05 |
| (1) |
13:50-14:15 |
エラートレラントアプリケーションのための多重縮退故障を用いた論理簡単化アルゴリズム |
○亀井惇平・松木伸伍・岩垣 剛・市原英行・井上智生（広島市大） |
| (2) |
14:15-14:40 |
パラメータ推定に基づくIDDQ電流しきい値決定のオンラインテストに向けた高速化 |
○新谷道広・佐藤高史（京大） |
| (3) |
14:40-15:05 |
オンチップセンサを用いたばらつき自己補償手法の検討 |
○樋口裕磨・橋本昌宜・尾上孝雄（阪大） |
| |
15:05-15:20 |
休憩 （ 15分 ） |
3月4日(月) 午後 配置最適化
座長: 村岡 道明（高知大学）
15:20 - 17:00 |
| (4) |
15:20-15:45 |
APR法に基づくLegalization手法 |
○平江正太・石川真帆・高島康裕（北九州市大） |
| (5) |
15:45-16:10 |
TSVの挿入を制御する解析的配置手法 |
○森田耕司・高島康裕（北九州市大） |
| (6) |
16:10-16:35 |
Rectilinear Blockに対する解析的配置手法 |
○五反田明了・高島康裕（北九州市大） |
| (7) |
16:35-17:00 |
凸多角形素子に対する最小総変位配置実現手法 |
○松ヶ野紘樹・平江正太・高島康裕（北九州市大） |
3月5日(火) 午前 上流設計
座長: 泉知論（立命館大）
10:00 - 11:40 |
| (8) |
10:00-10:25 |
C言語動作記述における多重ループ自動パイプライン化のための一手法 |
○南部真宏・神戸尚志（近畿大） |
| (9) |
10:25-10:50 |
粗粒度再構成可能回路自動生成のための高速化手法とその評価 |
○荒木統行・神戸尚志（近畿大） |
| (10) |
10:50-11:15 |
既存RTL資産の高位からの再合成アプローチ |
○立岡真人・金子峰雄（北陸先端大） |
| (11) |
11:15-11:40 |
高信頼なネットワークオンチップ実現のためのマルチタスクのスケジューリングとアロケーション |
○齋藤 寛（会津大）・米田友洋（NII）・中村祐一（NEC） |
| |
11:40-13:00 |
休憩 （ 80分 ） |
3月5日(火) 午後 招待講演
座長: 山田晃久（シャープ）
13:00 - 13:50 |
| (12) |
13:00-13:50 |
［招待講演］サイバーフィジカルシステムとLSI設計技術 |
○加藤真平・枝廣正人（名大） |
| |
13:50-14:05 |
休憩 （ 15分 ） |
3月5日(火) 午後 配線設計
座長: 高島 康裕（北九州市立大）
14:05 - 15:20 |
| (13) |
14:05-14:30 |
小型SoG-LCDの入力配線用最適設計手法とその評価 |
○水津太一・築山修治（中大） |
| (14) |
14:30-14:55 |
単層プリント基板のための各ネットの目標配線長達成性を考慮した配線手法 |
○篠田享佑・高橋篤司（東工大） |
| (15) |
14:55-15:20 |
マルチコアプロセッサのための配線領域共有並列概略配線手法 |
○新谷康弘・稲木雅人・永山 忍・若林真一（広島市大） |
| |
15:20-15:35 |
休憩 （ 15分 ） |
3月5日(火) 午後 VLD Excellent Student Award 講演
15:35 - 16:50 |
| (16) |
15:35-16:00 |
［記念講演］Line Sharing Cache: Exploring Cache Capacity with Frequent Line Value Locality |
○Keitarou Oka・Hiroshi Sasaki・Koji Inoue（Kyushu Univ.） |
| (17) |
16:00-16:25 |
［記念講演］An Adaptive Current-Threshold Determination for IDDQ Testing Based on Bayesian Process Parameter Estimation |
○Michihiro Shintani・Takashi Sato（Kyoto Univ.） |
| (18) |
16:25-16:50 |
［記念講演］Network Simplex Method Based Multiple Voltage Scheduling in Power-Efficient High-Level Synthesis |
○Cong Hao・Song Chen・Takeshi Yoshimura（Waseda Univ.） |
3月6日(水) 午前 回路設計
座長: 高橋篤司(東京工業大)
10:30 - 11:45 |
| (19) |
10:30-10:55 |
確率的動作モデルを用いたオシレータベース真性乱数生成回路のワーストケース設計手法 |
○天木健彦・橋本昌宜（阪大）・密山幸男（高知工科大）・尾上孝雄（阪大） |
| (20) |
10:55-11:20 |
細粒度パワーゲーティングにおけるスリープ制御回路の消費電力低減化手法の検討と評価 |
○鶴井敬大・宇佐美公良・橋田達徳・武藤徹也・島田祐樹（芝浦工大） |
| (21) |
11:20-11:45 |
公的検定用プロセッサCOMET IIの組込み向けソフトコアとしての設計と評価 |
○木本 慧・泉 知論（立命館大） |
| |
11:45-13:15 |
休憩 （ 90分 ） |
3月6日(水) 午後 タイミング設計
座長: 池田 誠（東京大学）
13:15 - 14:30 |
| (22) |
13:15-13:40 |
相関が存在する再収斂パスの遅延解析 |
○細木雅世・佐々木浩志・高島康裕（北九州市大） |
| (23) |
13:40-14:05 |
チャネル長分割を利用した遅延制御回路とその応用 |
○豊田優一・中島由貴・藤村 徹・中武繁寿（北九州市大） |
| (24) |
14:05-14:30 |
Test Planning for Post-Silicon Skew Tuning Based on Graph Partitioning |
○Mineo Kaneko（JAIST） |
| |
14:30-14:45 |
休憩 （ 15分 ） |
3月6日(水) 午後 ディペンダブル(2)
座長: 橋本昌宜（大阪大）
14:45 - 16:00 |
| (25) |
14:45-15:10 |
故障確率を考慮した階層型フォールト解析とその実装評価 |
○後藤 輝・吉川雅弥（名城大） |
| (26) |
15:10-15:35 |
フォールト解析対策回路を対象としたハードウェアトロイの実装と評価 |
○塚平峻矢・松島大祐（名城大）・熊木武志（立命館大）・吉川雅弥（名城大） |
| (27) |
15:35-16:00 |
レジスタビット反転を用いた経年劣化に強靭な多重化回路 |
○岡田翔伍・増田政基（京都工繊大）・姚 駿・嶋田 創（奈良先端大）・小林和淑（京都工繊大） |
aj
c
までご連絡下さい
: