2月13日(月) 午前 回路設計・ハードウェアトロイ設計
10:00 - 10:50 |
| (1) |
10:00-10:25 |
デュアルエッジトリガフリップフロップの設計と信号遅延検知への応用 |
○大川善大・三浦幸也（首都大東京） |
| (2) |
10:25-10:50 |
AES暗号回路におけるトロイ設計の影響評価 |
○荻田英実・細川利典（日大）・吉村正義（九大） |
| |
10:50-11:05 |
休憩 （ 15分 ） |
2月13日(月) 午前 低消費電力・遅延テスト・高精度欠陥推定
11:05 - 12:20 |
| (3) |
11:05-11:30 |
パターンマージングによる遷移遅延故障用テストのパス遅延故障検出能力向上手法 |
○田中広彬・宮瀬紘平・榎元和成・温 暁青・梶原誠司（九工大） |
| (4) |
11:30-11:55 |
レイアウトを考慮した故障カバレージの高精度見積りに関する一考察 |
○新井雅之・清水貴弘・岩崎一彦（首都大東京） |
| (5) |
11:55-12:20 |
低電力BISTにおけるシフトトグル率低減手法について |
○加藤隆明・王 森レイ・宮瀬紘平・佐藤康夫・梶原誠司（九工大/JST） |
| |
12:20-14:00 |
昼食 （ 100分 ） |
2月13日(月) 午後 テスト生成・テスト容易化設計
14:00 - 15:15 |
| (6) |
14:00-14:25 |
バウンダリスキャンテストにおける新たな課題 ～ 相互接続テスト中にIC内部で発生している問題の考察 ～ |
○亀山修一（富士通/愛媛大）・馬場雅之（富士通）・樋上喜信・高橋 寛（愛媛大） |
| (7) |
14:25-14:50 |
制御ポイント挿入による遷移故障テストパターン削減法 |
○高橋明彦・細川利典（日大）・吉村正義（九大） |
| (8) |
14:50-15:15 |
同期式設計から変換されたQDI回路のテスト生成法 |
○内田行紀・村田絵理（奈良先端大）・大竹哲史（大分大/JST）・中島康彦（奈良先端大） |
| |
15:15-15:30 |
休憩 （ 15分 ） |
2月13日(月) 午後 ばらつき・フィールドテスト
15:30 - 16:45 |
| (9) |
15:30-15:55 |
プロセスばらつき推定に基づくIDDQテスト良品判定基準決定の試み |
○新谷道広・佐藤高史（京大） |
| (10) |
15:55-16:20 |
フィールドにおける劣化検知のための動的テストスケジューリング |
○森永洋介（奈良先端大）・米田友和（奈良先端大/JST）・李 賢彬（Hanbat National Univ.）・井上美智子（奈良先端大/JST） |
| (11) |
16:20-16:45 |
フィールドテストのための温度・電圧推定回路の試作評価 |
○三宅庸資・佐藤康夫・梶原誠司・宮瀬紘平（九工大/JST）・三浦幸也（首都大東京/JST） |
:
f
ulty
ba-u