本デザインコンテストは、Blokus Duo というボードゲームのソルバを参加者が開発し、
コンテスト会場に設置されるホストと RS-232C で接続することにより参加者同士の対戦を行い、
勝敗を競うとともに、ポスター発表などを通じてそれぞれの実装について議論を深めることを
目的としたコンテストです。2014年5月7日(水) までであれば、査読なしのアブストラクト投稿のみでエントリーしていただくことが可能です。
6月11日(水) 午後 FPGA デザインコンテスト
座長: 長名保範
13:30 - 16:50 |
| (1) |
13:30-16:50 |
FPGA デザインコンテスト: Blokus Duo
詳細は、以下の URL より参照ください。
http://lut.eee.u-ryukyu.ac.jp/dc14/ |
| |
16:50-17:00 |
休憩 （ 10分 ） |
6月11日(水) 午後 招待講演
座長: 弘中哲夫（広島市立大）
17:00 - 17:50 |
| (1) |
17:00-17:50 |
［招待講演］大規模計算応用のためのカスタムアクセラレータの展望 ～ 応用・アーキテクチャ・回路 ～ |
○張山昌論（東北大） |
6月12日(木) 午前 アプリケーション
座長: 金澤健治（筑波大学）
09:00 - 10:15 |
| (2) |
09:00-09:25 |
動的再構成可能なアナログ・デジタル混合フィルタ ～ 音響診断への応用 ～ |
○中原啓貴・吉田秀樹（鹿児島大）・笹尾 勤（明大）・三上廉司（三上設計コンサルティング） |
| (3) |
09:25-09:50 |
データベース前処理用HOG変換のFPGA実装 |
○八藤磨生・宮島敬明・松谷宏紀・天野英晴（慶大） |
| (4) |
09:50-10:15 |
Burrows-Wheelerアルゴリズムを用いたDNA塩基配列位置推定のための高並列FPGAアクセラレータ |
○ウッデヤスーリヤ ハシタ ムトゥマラ・張山昌論・亀山充隆（東北大） |
| |
10:15-10:25 |
休憩 （ 10分 ） |
6月12日(木) 午前 デバイスアーキテクチャと性能評価技術
座長: 大川猛（宇都宮大）
10:25 - 12:05 |
| (5) |
10:25-10:50 |
Flex Power FPGAにおける配線アーキテクチャ探索によるインプリメンタビリティの向上 |
○日置雅和・関川敏弘・中川 格・小笠原泰弘（産総研）・堤 利幸（明大）・小池汎平（産総研） |
| (6) |
10:50-11:15 |
LEDR/4相2線ハイブリッドアーキテクチャに基づく高性能非同期FPGA |
○小松与志也・張山昌論・亀山充隆（東北大） |
| (7) |
11:15-11:40 |
高速シリアル通信を用いた3次元FPGAの検討 |
○梶原拓也・尼崎太樹・飯田全広・久我守弘・末吉敏則（熊本大） |
| (8) |
11:40-12:05 |
低電力リコンフィギャラブルアクセラレータCMA-SOTBのボディバイアス制御 |
○藤田 悠・蘇 洪亮・天野英晴（慶大） |
| |
12:05-13:45 |
休憩 (リコンフ研究専門委員会を予定） （ 100分 ） |
6月12日(木) 午後 高位合成と開発環境
座長: 山口佳樹（筑波大）
13:45 - 15:25 |
| (9) |
13:45-14:10 |
Impulse高位合成系によるBlokus対戦アルゴリズムの設計事例 |
河合 遼・○泉 知論（立命館大） |
| (10) |
14:10-14:35 |
Zyndroid: Android アプリケーションのHW/SW協調実行プラットフォーム |
○眞下 達・久我守弘・尼崎太樹・飯田全広・末吉敏則（熊本大） |
| (11) |
14:35-15:00 |
高位合成ベースFPGAアクセラレータにおけるステンシル計算用メモリプロファイリングフレームワーク |
○翁 浩二・副島梨恵・土肥慶亮・柴田裕一郎・小栗 清（長崎大） |
| (12) |
15:00-15:25 |
船舶自動見張りシステム向け画像認識処理のFPGAを用いたHW/SW協調による高速化の検討 |
○大川 猛（宇都宮大）・松本洋平（東京海洋大）・植竹大地・大津金光・横田隆史（宇都宮大） |
| |
15:25-15:35 |
休憩 （ 10分 ） |
6月12日(木) 午後 アプリケーション高速化
座長: 谷川一哉（広島市立大）
15:35 - 17:15 |
| (13) |
15:35-16:00 |
Complex命令アクセラレータを有するRISCプロセッサの実装 ～ CISCプロセッサへの回帰 ～ |
○鈴木涼太（東京農工大）・三好健文（イーツリーズ・ジャパン）・中條拓伯（東京農工大） |
| (14) |
16:00-16:25 |
FPGAを用いた可変連想度セットアソシエイティブキャッシュによる充足/最大充足可能性問題の高速計算 |
○金澤健治・丸山 勉（筑波大） |
| (15) |
16:25-16:50 |
大規模グラフ上の最短経路探索のためのFPGAアクセラレータの設計 |
○武井康浩・張山昌論・亀山充隆（東北大） |
| (16) |
16:50-17:15 |
SIMD 可変構造プロセッサにおけるエネルギー対性能の評価 |
永島拓也・田邊翔司・○山口佳樹（筑波大） |
: 
ba