お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
研究会 開催プログラム
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップ  戻る   前のDC研究会 / 次のDC研究会 [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 

デザインガイア全体のプログラムはこちらを参照してください.




ディペンダブルコンピューティング研究会(DC) [schedule] [select]
専門委員長 古屋 清
副委員長 岩崎 一彦
幹事 戸田 賢二, 細川 利典

VLSI設計技術研究会(VLD) [schedule] [select]
専門委員長 木村 晋二
副委員長 浜村 博史
幹事 松永 裕介, 澁谷 利行

集積回路研究会(ICD) [schedule] [select]
専門委員長 中屋 雅夫
副委員長 松澤 昭
幹事 宮野 信治, 甲斐 康司
幹事補佐 相本 代志治, 永田 真

システムLSI設計技術研究会(IPSJ-SLDM) [schedule] [select]
主査 神戸 尚志
幹事 枝廣 正人, 大西 充久, 浜口 清治

日時 2005年11月30日(水) 13:30 - 17:25
2005年12月 1日(木) 09:30 - 17:30
2005年12月 2日(金) 09:30 - 16:15
議題 VLSI の設計/検証/テストおよび一般(デザインガイア) 
会場名 (▲▲幹事さんへ▲▲ 会場情報をご登録ください ▲▲) 

11月30日(水) 午後 
13:30 - 14:20
(1) 13:30-14:20 [フェロー記念講演]レイアウトCADとDFM ~ 始まりと成熟 ~ 三橋 隆日本ケイデンス・デザイン・システムズ
11月30日(水) 午後 
14:40 - 15:55
(2) 14:40-15:05 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX 神田浩一山崎大輔山本拓司堀中 実小川淳二田村泰孝小野寺裕幸富士通研
(3) 15:05-15:30 ロータリエンコーダ用誤差測定回路の高度化 玉真昭男杉浦正大益田 正静岡理工科大
(4) 15:30-15:55 Low Power Design for IEEE 802.11 WLAN at the Medium Access Control Layer EL Bourichi AdilHiroto YasuuraKyushu Univ.
11月30日(水) 午後 
16:10 - 17:25
(5) 16:10-16:35 非対称な信号遷移を用いた高速ダイナミック回路の論理合成手法 森本薫夫永田 真神戸大)・瀧 和男エイ・アイ・エル
(6) 16:35-17:00 遅延変動特性を考慮したタイミング信号設計方式に関する検討 今井 雅渡邊孝一近藤正章中村 宏南谷 崇東大
(7) 17:00-17:25 bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計 渡邊孝一今井 雅近藤正章中村 宏南谷 崇東大
12月1日(木) 午前 
09:30 - 10:45
(8) 09:30-09:55 同位相構造に基づく特定用途を考慮したFPGAの相互接続遅延テスト 矢葺光佑大竹哲史藤原秀雄奈良先端大
(9) 09:55-10:20 パス遅延故障を検出するための等距離遷移回路の提案 趙 顯秀吉田たけお琉球大
(10) 10:20-10:45 消費電力を考慮したマルチクロックドメインコアに対する再構成可能ラッパー設計 田中 裕米田友和藤原秀雄奈良先端大
12月1日(木) 午前 
11:00 - 12:15
(11) 11:00-11:25 Minimal Set of Essential Lifetime Overlaps for Exploring 3D Schedule Mineo KanekoJAIST
(12) 11:25-11:50 動作合成におけるチェイニングに関する考察 貞方 毅松永裕介九大
(13) 11:50-12:15 レジスタ分散・共有アーキテクチャを対象としたフロアプラン指向高位合成手法 大智 輝戸川 望柳澤政生大附辰夫早大
12月1日(木) 午後 
13:30 - 15:10
(14) 13:30-13:55 Pipelined Bipartite Modular Multiplication Marcelo E. KaiharaNaofumi TakagiNagoya Univ.
(15) 13:55-14:20 特定用途向け低ビット複合演算回路設計 大窪啓太朝利壮吾矢野智則神戸尚志近畿大
(16) 14:20-14:45 Prefix graph における遅延時間の見積もり手法について 松永多苗子福岡知的クラスター研)・松永裕介九大
(17) 14:45-15:10 加算器の消費電力の形式による比較 水口貴之味元伸太郎橘 昌良高知工科大
12月1日(木) 午後 
15:25 - 17:30
(18) 15:25-15:50 統計的遅延解析におけるモデルと精度に関する一考察 新田 泉本間克己澁谷利行富士通研
(19) 15:50-16:15 重回帰分析により得られた1次式によるインダクタンスを考慮した配線遅延の見積り 鈴木康成マルタ ディナタ アンワル戸川 望柳澤政生大附辰夫早大
(20) 16:15-16:40 オンチップグローバル配線における確定的/確率的ノイズとエラー率のモデル化 湯山洋一小林和淑小野寺秀俊京大
(21) 16:40-17:05 セルレイアウトの歩留まり最適化のためのタイミング制約下におけるデコンパクション手法 飯塚哲也池田 誠浅田邦博東大
(22) 17:05-17:30 3次元集積回路のためのフロアプラン探索 太田秀典東京農工大)・山田敏規埼玉大)・児玉親亮藤吉邦洋東京農工大
12月2日(金) 午前 
09:30 - 10:45
(23) 09:30-09:55 スキャンテストにおけるキャプチャ時の低消費電力化に効果的なテスト集合変更について 鈴木達也温 暁青梶原誠司九工大)・宮瀬紘平皆本義弘JST
(24) 09:55-10:20 A Broadside Test Generation Method for Transition Faults in Partial Scan Circuits Tsuyoshi IwagakiJAIST)・Satoshi OhtakeHideo FujiwaraNAIST
(25) 10:20-10:45 畳込み圧縮器のガロア体上への拡張に関する一考察 新井雅之福本 聡岩崎一彦首都大東京
12月2日(金) 午前 
11:00 - 12:15
(26) 11:00-11:25 ソフトウェア互換ハードウェアを合成する高位合成システムCCAPにおける変数と関数の扱い 西口健一石浦菜岐佐西村啓成関西学院大)・神原弘之京都高度技研)・冨山宏之名大)・高務祐哲小谷 学京大
(27) 11:25-11:50 シナリオを用いたタスク及びバス転送へのサイクル割り当ての一手法 山口聖二谷本匡亮中田明夫東野輝夫阪大
(28) 11:50-12:15 ソフトウェア・ハードウェア協調設計における粒子追跡システムの設計 上甲憲市大口貴裕上津寛和酒井皓司近畿大)・大倉崇宜日本圧着端子製造)・神戸尚志近畿大
12月2日(金) 午後 
13:30 - 15:10
(29) 13:30-13:55 論理回路のSmall-World性およびScale-Free性の考察 宮崎敏明会津大
(30) 13:55-14:20 限量子付ブール式の充足可能性判定を用いた論理式の最小因数分解手法 吉田浩章池田 誠浅田邦博東大
(31) 14:20-14:45 LUTカスケード・エミュレータにおけるレール出力の符号化法について 永安伸也笹尾 勤松浦宗寛九工大
(32) 14:45-15:10 LUTカスケード・エミュレータを用いた論理シミュレーションについて 中原啓貴笹尾 勤松浦宗寛九工大
12月2日(金) 午後 
15:25 - 16:15
(33) 15:25-15:50 時間付き信号遷移グラフの効率的縮約について 米田友洋NII)・Chris Myersユタ大
(34) 15:50-16:15 Structural Coverage of Traversed Transitions for Symbolic Model Checking Xingwen XuShinji KimuraWaseda Univ.)・Kazunari HorikawaTakehiko TsuchiyaToshiba

問合先と今後の予定
DC ディペンダブルコンピューティング研究会(DC)   [今後の予定はこちら]
問合先 戸田賢二
〒305-8568 茨城県つくば市梅園1-1-1 産総研中央第二
情報技術研究部門
TEL029-861-5840,FAX029-861-5909
E--mail:k-aist,t7citn-u 
VLD VLSI設計技術研究会(VLD)   [今後の予定はこちら]
問合先 松永 裕介 (九州大)
TEL 092-583-7621, FAX 092-583-1338
E--mail: ccekshu-u 
お知らせ ◎最新情報は、VLD研究会ホームページをご覧下さい。
http://www.ieice.org/vld/index-j.html
ICD 集積回路研究会(ICD)   [今後の予定はこちら]
問合先 内山邦男(日立)
TEL 042-323-1111 (etx. 3701), FAX 042-327-7737
E--mail: ucrl 
IPSJ-SLDM システムLSI設計技術研究会(IPSJ-SLDM)   [今後の予定はこちら]
問合先  


Last modified: 2005-09-29 18:50:31


ご注意: 迷惑メール対策のためメールアドレスの一部の文字を置換しております.ご了承ください.

[この開催に関する講演論文リストをダウンロードする] ※ こちらのページの最下にあるダウンロードボタンを押してください
 
[研究会資料インデックス(vol. no.ごとの表紙と目次)]
 

[研究会発表・参加方法,FAQ] ※ ご一読ください
 

[VLD研究会のスケジュールに戻る]   /   [ICD研究会のスケジュールに戻る]   /   [DC研究会のスケジュールに戻る]   /   [IPSJ-SLDM研究会のスケジュールに戻る]   /  
 
 トップ  戻る   前のDC研究会 / 次のDC研究会 [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会