9月15日(木) 午前 設計手法とシステムソフトウェア
10:30 - 12:00 |
| (1) |
10:30-11:00 |
再構成型PARSアーキテクチャのための下流系コンパイラによる配置配線処理 |
○羽田隆二・福田 健・谷川一哉・児島 彰・弘中哲夫（広島市大） |
| (2) |
11:00-11:30 |
再構成型アーキテクチャ用のOS機能とプログラミングモデル |
○児島 彰・弘中哲夫（広島市大） |
| (3) |
11:30-12:00 |
PELOC：動的再構成FPGA用自動配置配線ツール ～ フレキシブルプロセッサへの応用 ～ |
○宮本直人・大川 猛・アミール ヤマック・カーン アシュファクザマン・岩間大介・関東弘明・小谷光司・須川成利・大見忠弘（東北大） |
| |
12:00-13:00 |
昼食 （ 60分 ） |
9月15日(木) 午後 デバイスアーキテクチャI
13:00 - 15:30 |
| (4) |
13:00-13:30 |
FIRフィルタの算術分解を用いたLUTカスケードによる実現 |
笹尾 勤（九工大）・井口幸洋・○鈴木隆広（明大） |
| (5) |
13:30-14:00 |
RoMultiC: Fast and Simple Configuration Data Multicasting Scheme for Coarse Grain Reconfigurable Devices |
○Vasutan Tunbunheng・Masayasu Suzuki・Hideharu Amano（Keio Univ.） |
| (6) |
14:00-14:30 |
動的リコンフィギャラブルプロセッサにおける時分割多重実行の性能と消費電力の解析 |
○長谷川揚平・天野英晴・阿部昌平・黒瀧俊輔・ヴ マン トウアン（慶大） |
| (7) |
14:30-15:00 |
演算粒度評価環境の構築と自己再構成デバイスアーキテクチャ検討 |
○神山真一・森江太士・中原健太郎（京大）・泉 知論（立命館大）・越智裕之・中村行宏（京大） |
| (8) |
15:00-15:30 |
プロセッサ混載FPGAにおける部分再構成制御機構の開発 |
○坂本伊左雄・須崎貴憲・柴村英智（熊本大）・飯田全広（熊本大/JST）・久我守弘・末吉敏則（熊本大） |
| |
15:30-15:45 |
休憩 （ 15分 ） |
9月15日(木) 午後 リコンフィギャラブル応用I
15:45 - 17:15 |
| (9) |
15:45-16:15 |
機能分割実装による実行時再構成型MPEG-2デコーダの実現可能性 |
○木佐貫 健・坂本伊左雄・柴村英智・飯田全広・久我守弘・末吉敏則（熊本大） |
| (10) |
16:15-16:45 |
FPGAを用いた生化学シミュレータReCSiPのシミュレーション制御機構 |
○長名保範・吉見真聡・岩岡 洋・小嶋利紀・西川由理（慶大）・舟橋 啓・広井賀子（JST）・柴田裕一郎・岩永直樹（長崎大）・北野宏明（JST）・天野英晴（慶大） |
| (11) |
16:45-17:15 |
FPGAを用いた生化学シミュレータ向けSBML処理系の構築 |
○岩岡 洋・長名保範・吉見真聡・小嶋利紀・西川由理（慶大）・舟橋 啓・広井賀子（JST）・柴田裕一郎・岩永直樹（長崎大）・北野宏明（JST）・天野英晴（慶大） |
9月16日(金) 午前 設計手法と高性能化
09:00 - 10:30 |
| (12) |
09:00-09:30 |
プログラマブル数値計算回路のアーキテクチャとその合成法 |
○永山 忍（広島市大）・笹尾 勤（九工大）・Jon T. Butler（海軍大） |
| (13) |
09:30-10:00 |
FPGA上へのGA回路設計支援ツールの提案 |
○橘 達弘・村田佳洋（奈良先端大）・柴田直樹（滋賀大）・安本慶一・伊藤 実（奈良先端大） |
| (14) |
10:00-10:30 |
遺伝的手法による再構成型格子結合プロセッサの縮退再構成方式 |
○福島裕介・福士 将・堀口 進（東北大） |
9月16日(金) 午前 デバイスアーキテクチャII
10:30 - 12:00 |
| (15) |
10:30-11:00 |
自律再構成による低消費エネルギー化手法 |
○今井茂毅（熊本大）・飯田全広（熊本大/JST）・末吉敏則（熊本大） |
| (16) |
11:00-11:30 |
Flex Power FPGAのしきい値電圧制御粒度の評価 |
○日置雅和・河並 崇（産総研）・堤 利幸（産総研/明大）・中川 格・関川敏弘・小池汎平（産総研） |
| (17) |
11:30-12:00 |
Flex Power FPGAにおけるしきい値電圧最適化アルゴリズムの検討 |
○河並 崇・日置雅和（産総研）・堤 利幸（産総研/明大）・中川 格・関川敏弘・小池汎平（産総研） |
| |
12:00-13:00 |
昼食 （ 60分 ） |
9月16日(金) 午後 リコンフィギャラブル応用II
13:00 - 16:00 |
| (18) |
13:00-13:30 |
クラスタアーキテクチャ：無線通信向けリコンフィギュラブル信号処理エンジン |
○齋藤美寿・藤澤久典（富士通）・氏家伸雄（富士通LSIテクノロジ）・吉沢英樹（富士通） |
| (19) |
13:30-14:00 |
A FPGA Based Hardware/Software Co-learning System |
○Hoang Anh Tuan・Koichiro Nakamura・Shoichiro Namba・Katsuhiro Yamazaki・Shigeru Oyanagi（Ritsumeikan Univ.） |
| (20) |
14:00-14:30 |
FPGAを用いた2眼追尾カメラシステム |
○山口佳樹・相部範之・林 和哉（筑波大）・山本頼寿（ヤマモトシステムデザイン）・吉原郁夫（宮崎大）・安永守利（筑波大） |
| (21) |
14:30-15:00 |
FPGAを用いたGF(2^m)での拡張ユークリッドアルゴリズムの実装に関する検討 |
○伊藤武弘・柴田裕一郎・原澤隆一・小栗 清（長崎大） |
| (22) |
15:00-15:30 |
暗号通信リクエスト予測によるFPGA動的再構成タイミング決定手法 |
○丹羽雄平・前田敦司・山口喜教（筑波大） |
| (23) |
15:30-16:00 |
三角パッチを用いたリコンフィギャラブルレイトレーシングマシンの演算精度に関する評価 |
○中村昇悟・柴田裕一郎・小栗 清（長崎大） |
: ii
-u