電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名
[招待講演]Circuit Failure Prediction by Field Test (DART) with Delay-Shift Measurement Mechanism
Yasuo SatoSeiji KajiharaKyusyu Institute of Technology)・Michiko InoueTomokazu YonedaSatoshi OhtakeHideo FujiwaraNAIST)・Yukiya MiuraTokyo Metropolitan Univ.)   エレソ技報アーカイブはこちら
抄録 (和) The main task of test had traditionally been screening of hard defects before shipping. However, current chips are taking risk of field reliability with rapidly reducing marginality due to increasing process variations and degradation mechanisms (e.g. NBTI, HCI, TDDB), which are difficult to detect in fabrication test. Therefore, effective methodologies that guarantee quality in the field are strongly required. This paper presents a novel testing mechanism for high field reliability. An on-line testing in intervals at a power-on/off time of a system or at system’s vacant time detects the circuits’ delay degradation and confirms its marginality. The proposed testing technology will predict a circuit failure caused by degradation, and the system will be able to avoid sudden failure, which would have caused a catastrophic damage in field. We firstly survey the related works, then, discuss the required features that differentiate field testing from traditional production testing, and finally, introduce the proposed methodology. 
(英) The main task of test had traditionally been screening of hard defects before shipping. However, current chips are taking risk of field reliability with rapidly reducing marginality due to increasing process variations and degradation mechanisms (e.g. NBTI, HCI, TDDB), which are difficult to detect in fabrication test. Therefore, effective methodologies that guarantee quality in the field are strongly required. This paper presents a novel testing mechanism for high field reliability. An on-line testing in intervals at a power-on/off time of a system or at system’s vacant time detects the circuits’ delay degradation and confirms its marginality. The proposed testing technology will predict a circuit failure caused by degradation, and the system will be able to avoid sudden failure, which would have caused a catastrophic damage in field. We firstly survey the related works, then, discuss the required features that differentiate field testing from traditional production testing, and finally, introduce the proposed methodology.
キーワード (和) 劣化 / フィールドテスト / 遅延測定 / DFT / BIST / リングオシレータ / NBTI / パワーオンテスト  
(英) Degradation / Field Test / Delay Measurement / DFT / BIST / Ring Oscillator / NBTI / Power-On Test  
文献情報 信学技報
資料番号  
発行日  
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 ICD  
開催期間 2010-08-16 - 2010-08-18 
開催地(和) ホーチミン市百科大学 
開催地(英) Ho Chi Minh City University of Technology 
テーマ(和) 2010年ベトナムICD研究会 
テーマ(英) Integrated Circuits and Devices in Vietnam 2010 
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2010-08-ICD 
本文の言語 英語 
タイトル(和)  
サブタイトル(和)  
タイトル(英) Circuit Failure Prediction by Field Test (DART) with Delay-Shift Measurement Mechanism 
サブタイトル(英)  
キーワード(1)(和/英) 劣化 / Degradation  
キーワード(2)(和/英) フィールドテスト / Field Test  
キーワード(3)(和/英) 遅延測定 / Delay Measurement  
キーワード(4)(和/英) DFT / DFT  
キーワード(5)(和/英) BIST / BIST  
キーワード(6)(和/英) リングオシレータ / Ring Oscillator  
キーワード(7)(和/英) NBTI / NBTI  
キーワード(8)(和/英) パワーオンテスト / Power-On Test  
第1著者 氏名(和/英/ヨミ) 佐藤 康夫 / Yasuo Sato / サトウ ヤスオ
第1著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyusyu Institute of Technology (略称: Kyusyu Institute of Technology)
第2著者 氏名(和/英/ヨミ) 梶原 誠司 / Seiji Kajihara / カジハラ セイジ
第2著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyusyu Institute of Technology (略称: Kyusyu Institute of Technology)
第3著者 氏名(和/英/ヨミ) 井上 美智子 / Michiko Inoue / イノウエ ミチコ
第3著者 所属(和/英) 奈良科学技術先端大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第4著者 氏名(和/英/ヨミ) 米田 友和 / Tomokazu Yoneda / ヨネダ トモカズ
第4著者 所属(和/英) 奈良科学技術先端大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第5著者 氏名(和/英/ヨミ) 大竹 哲史 / Satoshi Ohtake / オオタケ サトシ
第5著者 所属(和/英) 奈良科学技術先端大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第6著者 氏名(和/英/ヨミ) 藤原 秀雄 / Hideo Fujiwara / フジワラ ヒデオ
第6著者 所属(和/英) 奈良科学技術先端大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第7著者 氏名(和/英/ヨミ) 三浦 幸也 / Yukiya Miura / ミウラ ユキヤ
第7著者 所属(和/英) 首都大学東京 (略称: 首都大東京)
Tokyo Metropolitan University (略称: Tokyo Metropolitan Univ.)
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時  
発表時間  
申込先研究会 ICD 
資料番号  
巻番号(vol)  
号番号(no)  
ページ範囲  
ページ数  
発行日  


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会