お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2022-08-08 10:00
[招待講演]サブミクロン画素CMOSイメージセンサ対応の低ノイズマルチゲート画素トランジスタ
君塚直彦北村章太本庄亮子馬場公一黒部利博熊野秀臣豊福卓哉ソニーセミコンダクタソリューションズ)・竹内耕平西村翔大ソニーセミコンダクタマニュファクチャリング)・加藤昭彦平野智之大池祐輔ソニーセミコンダクタソリューションズSDM2022-34 ICD2022-2
抄録 (和) CMOS イメージセンサ(CIS)の画素のサイズは、モバイル向けの製品からの強い要求により急速な縮小の一途をたどっている。この画素サイズの縮小に伴い画素トランジスタ(Tr.)を配置することができる領域が縮小され、Tr.のサイズ(チャネル長やチャネル幅)を維持することが困難になってきた。特にソースフォロア動作するアンプ Tr.のサイズは雑音性能を決定する。このため、CIS のソースフォロアアンプ向けにカスタマイズした新しい低ノイズマルチゲート画素 Tr.を今回提案する。チャネル幅の最大化をすること、およびチャネルに不純物のドーピングを行わないことによりランダム・テレグラフ・シグナル・ノイズ(RTS 雑音)と 1/f 雑音を改善することができた。これらを占有面積が等しい従来の平面型 Tr.と比較したところ RTS 雑音は 91%、1/f 雑音は 43%それぞれ減少することが認められた。相互コンダクタンスは 43%改善することが認められ、これは熱雑音の改善に寄与する。0.7µm 画素を有するプロトタイプに今回開発したマルチゲート画素 Tr.を適用し撮像特性の評価を行うことができた。今回提案する画素 Tr.に特化したマルチゲート構造は画素サイズの縮小で出現する課題を解決する有望な候補であることが示された。 
(英) The pixel size of CMOS image sensor (CIS) continues to be rapidly decreasing due to strong demand from mobile applications. As a result, the area in which the pixel transistor can be integrated also decrease, making it difficult to maintain the transistor size (channel length and width). In particular, the pixel transistor size of a source follower (SF) amplifier determines the noise performance. Therefore, at this time, we propose a new low-noise multi-gate pixel transistor, specially customized for an SF amplifier of CIS. The random telegraph signal (RTS) noise and 1/f noise have been improved by maximizing the effective
channel width and by not performing impurity doping into the channel. Compared to a conventional planar-type pixel transistor with same footprint, RTS noise and 1/f noise have been reduced by 91% and 43%, respectively. The transconductance has been improved by 43%, which contributes to reduce thermal noise. We could evaluate imaging characteristics using a prototype with 0.7µm pixel, having new multi-gate pixel transistor we have developed. It was revealed that proposed multi-gate structure dedicated to pixel transistor is a promising candidate to solve issues emerging from pixel size shrinkage.
キーワード (和) 画素トランジスタ / RTS雑音 / 1/f雑音 / マルチゲート構造 / / / /  
(英) pixel transistor / RTS noise / 1/f noise / multi-gate structure / / / /  
文献情報 信学技報, vol. 122, no. 148, SDM2022-34, pp. 7-7, 2022年8月.
資料番号 SDM2022-34 
発行日 2022-08-01 (SDM, ICD) 
ISSN Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード SDM2022-34 ICD2022-2

研究会情報
研究会 ICD SDM ITE-IST  
開催期間 2022-08-08 - 2022-08-10 
開催地(和) オンライン開催に変更 現地開催(北海道大学百年記念会館)は中止 
開催地(英)  
テーマ(和) アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧・低消費電力技術、新デバイス・回路とその応用 
テーマ(英) Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low Voltage/Low Power Techniques, Novel Devices/Circuits, and the Applications 
講演論文情報の詳細
申込み研究会 SDM 
会議コード 2022-08-ICD-SDM-IST 
本文の言語 日本語 
タイトル(和) サブミクロン画素CMOSイメージセンサ対応の低ノイズマルチゲート画素トランジスタ 
サブタイトル(和)  
タイトル(英) Low-Noise Multi-Gate Pixel Transistor for Sub-Micron Pixel CMOS Image Sensors 
サブタイトル(英)  
キーワード(1)(和/英) 画素トランジスタ / pixel transistor  
キーワード(2)(和/英) RTS雑音 / RTS noise  
キーワード(3)(和/英) 1/f雑音 / 1/f noise  
キーワード(4)(和/英) マルチゲート構造 / multi-gate structure  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 君塚 直彦 / Naohiko Kimizuka / キミヅカ ナオヒコ
第1著者 所属(和/英) ソニーセミコンダクタソリューションズ (略称: ソニーセミコンダクタソリューションズ)
Sony Semiconductor Solutions (略称: Sony Semiconductor Solutions)
第2著者 氏名(和/英/ヨミ) 北村 章太 / Shota Kitamura / キタムラ ショウタ
第2著者 所属(和/英) ソニーセミコンダクタソリューションズ (略称: ソニーセミコンダクタソリューションズ)
Sony Semiconductor Solutions (略称: Sony Semiconductor Solutions)
第3著者 氏名(和/英/ヨミ) 本庄 亮子 / Akiko Honjo / ホンジョウ アキコ
第3著者 所属(和/英) ソニーセミコンダクタソリューションズ (略称: ソニーセミコンダクタソリューションズ)
Sony Semiconductor Solutions (略称: Sony Semiconductor Solutions)
第4著者 氏名(和/英/ヨミ) 馬場 公一 / Koichi Baba / ババ コウイチ
第4著者 所属(和/英) ソニーセミコンダクタソリューションズ (略称: ソニーセミコンダクタソリューションズ)
Sony Semiconductor Solutions (略称: Sony Semiconductor Solutions)
第5著者 氏名(和/英/ヨミ) 黒部 利博 / Toshihiro Kurobe / クロベ トシヒロ
第5著者 所属(和/英) ソニーセミコンダクタソリューションズ (略称: ソニーセミコンダクタソリューションズ)
Sony Semiconductor Solutions (略称: Sony Semiconductor Solutions)
第6著者 氏名(和/英/ヨミ) 熊野 秀臣 / Hideomi Kumano / クマノ ヒデオミ
第6著者 所属(和/英) ソニーセミコンダクタソリューションズ (略称: ソニーセミコンダクタソリューションズ)
Sony Semiconductor Solutions (略称: Sony Semiconductor Solutions)
第7著者 氏名(和/英/ヨミ) 豊福 卓哉 / Takuya Toyohuku / トヨフク タクヤ
第7著者 所属(和/英) ソニーセミコンダクタソリューションズ (略称: ソニーセミコンダクタソリューションズ)
Sony Semiconductor Solutions (略称: Sony Semiconductor Solutions)
第8著者 氏名(和/英/ヨミ) 竹内 耕平 / Kouhei Takeuchi / タケウチ コウヘイ
第8著者 所属(和/英) ソニーセミコンダクタマニュファクチャリング (略称: ソニーセミコンダクタマニュファクチャリング)
Sony Semiconductor Manufacturing (略称: Sony Semiconductor Manufacturing)
第9著者 氏名(和/英/ヨミ) 西村 翔大 / Shota Nishimura / ニシムラ ショウタ
第9著者 所属(和/英) ソニーセミコンダクタマニュファクチャリング (略称: ソニーセミコンダクタマニュファクチャリング)
Sony Semiconductor Manufacturing (略称: Sony Semiconductor Manufacturing)
第10著者 氏名(和/英/ヨミ) 加藤 昭彦 / Akihiko Kato / カトウ アキヒコ
第10著者 所属(和/英) ソニーセミコンダクタソリューションズ (略称: ソニーセミコンダクタソリューションズ)
Sony Semiconductor Solutions (略称: Sony Semiconductor Solutions)
第11著者 氏名(和/英/ヨミ) 平野 智之 / Tomoyuki Hirano / ヒラノ トモユキ
第11著者 所属(和/英) ソニーセミコンダクタソリューションズ (略称: ソニーセミコンダクタソリューションズ)
Sony Semiconductor Solutions (略称: Sony Semiconductor Solutions)
第12著者 氏名(和/英/ヨミ) 大池 祐輔 / Yusuke Oike / オオイケ ユウスケ
第12著者 所属(和/英) ソニーセミコンダクタソリューションズ (略称: ソニーセミコンダクタソリューションズ)
Sony Semiconductor Solutions (略称: Sony Semiconductor Solutions)
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2022-08-08 10:00:00 
発表時間 45分 
申込先研究会 SDM 
資料番号 SDM2022-34, ICD2022-2 
巻番号(vol) vol.122 
号番号(no) no.148(SDM), no.149(ICD) 
ページ範囲 p.7 
ページ数
発行日 2022-08-01 (SDM, ICD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会