お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2022-07-29 11:00
メモリネットワークにおけるコヒーレンスディレクトリの配置に関する検討
亀山祐己丹羽直也藤木大地慶大)・鯉渕道紘NII)・天野英晴慶大CPSY2022-14 DC2022-14
抄録 (和) Memory Cube(MC) は、DRAM チップを三次元積層し、最下層にロジック層を配置して管理するメモリモジュールである。ロジック層はルーティング機能を有しており、パケットを目的地までルーティングできる。そこで、複数の MC を相互接続することでメモリネットワークを構築する Memory-centric Network(MCN) が提唱されている。しかし、MCN では従来のプロセッサを直接接続するネットワークと比較して、コヒーレンス管理のためのメッセージのホップ数やレイテンシが大きくなってしまう。従来の MCN では、データコヒーレンスを管理するコヒーレンスディレクトリはプロセッサに配置されていると想定されていた。しかし、プロセッサにコヒーレンスディレクトリを配置すると、プロセッサから見て自身が管理していない MC に対してアクセスを行う際に、共有者情報の確認のために他のプロセッサにアクセスする必要がある。これは無効化信号やそれに対する ACK の通信が発生する write アクセスにおいて特にオーバーヘッドになり得る。そこで本研究ではコヒーレンスディレクトリを MC のロジック層に配置し、MC が各自のデータのコヒーレンスを管理する方法を提案する。これによって、共有者情報を確認する際に他のプロセッサにアクセスする必要がなくなり、コヒーレンス管理のためのメッセージのホップ数やレイテンシを小さくすることが可能である。合成トラフィックと実アプリケーションによる評価を行った結果、合成トラフィックでは約 15%のサイクル数の削減、実アプリケーションでは約 25%のサイクル数を削減可能であることが分かった。 
(英) Memory Cube (MC) is a memory module that manages three-dimensional stacking of DRAM chips with a logic layer on the bottom layer. The logic layer has a routing function and can route packets to their destinations. Therefore, a Memory-centric Network (MCN) has been proposed to construct a memory network by interconnecting multiple MCs. However, the number of message hops and latency for coherence management are larger in MCNs than in conventional networks that directly connect processors. In conventional MCNs, the coherence directory, which manages data coherence, is assumed to be located in the processor. However, if the coherence directory is placed in the processor, when accessing an MC that is not managed by itself from the processor's point of view, it is necessary to access another processor to check the sharer information. This can be an overhead, especially for write accesses where invalidation signals and ACK communication occur. Therefore, we propose a method in which a coherence directory is placed in the logic layer of the MC and the MC manages the coherence of its own data. This eliminates the need to access other processors to check the sharer information and reduces the number of message hops and latency for coherence management. Evaluation with synthetic traffic and real applications showed that the proposed method can reduce the number of cycles by about 15% for synthetic traffic and by about 25% for real applications.
キーワード (和) メモリキューブ / メモリネットワーク / コヒーレンスディレクトリ / Memory-centric Network / HMC / / /  
(英) Memory Cube / Memory Network / Coherence Directory / Memory-centric Network / HMC / / /  
文献情報 信学技報, vol. 122, no. 133, CPSY2022-14, pp. 77-82, 2022年7月.
資料番号 CPSY2022-14 
発行日 2022-07-20 (CPSY, DC) 
ISSN Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CPSY2022-14 DC2022-14

研究会情報
研究会 CPSY DC IPSJ-ARC  
開催期間 2022-07-27 - 2022-07-29 
開催地(和) 海峡メッセ下関 
開催地(英) Kaikyo Messe Shimonoseki 
テーマ(和) SWoPP2022: 並列/分散/協調システムとディペンダブルコンピューティングおよび一般 
テーマ(英) SWoPP2022: Parallel, Distributed and Cooperative Processing Systems and Dependable Computing 
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2022-07-CPSY-DC-ARC 
本文の言語 日本語 
タイトル(和) メモリネットワークにおけるコヒーレンスディレクトリの配置に関する検討 
サブタイトル(和)  
タイトル(英) Efficient placement of coherence directories in memory networks 
サブタイトル(英)  
キーワード(1)(和/英) メモリキューブ / Memory Cube  
キーワード(2)(和/英) メモリネットワーク / Memory Network  
キーワード(3)(和/英) コヒーレンスディレクトリ / Coherence Directory  
キーワード(4)(和/英) Memory-centric Network / Memory-centric Network  
キーワード(5)(和/英) HMC / HMC  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 亀山 祐己 / Yuki Kameyama / カメヤマ ユウキ
第1著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第2著者 氏名(和/英/ヨミ) 丹羽 直也 / Naoya Niwa / ニワ ナオヤ
第2著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第3著者 氏名(和/英/ヨミ) 藤木 大地 / Daichi Fujiki / フジキ ダイチ
第3著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第4著者 氏名(和/英/ヨミ) 鯉渕 道紘 / Michihiro Koibuchi / コイブチ ミチヒロ
第4著者 所属(和/英) 国立情報学研究所 (略称: NII)
National Institute of Informatics (略称: NII)
第5著者 氏名(和/英/ヨミ) 天野 英晴 / Hidearu Amano / アマノ ヒデハル
第5著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2022-07-29 11:00:00 
発表時間 30分 
申込先研究会 CPSY 
資料番号 CPSY2022-14, DC2022-14 
巻番号(vol) vol.122 
号番号(no) no.133(CPSY), no.134(DC) 
ページ範囲 pp.77-82 
ページ数
発行日 2022-07-20 (CPSY, DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会