| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2022-06-08 09:45 ハードウェアとソフトウェアの協調動作によるAI推論処理の高速化の検討 ○川上智也・中西知嘉子（阪工大）  RECONF2022-14 |
|
| 抄録 | （和） | AI推論処理をソフトウェアとハードウェアで協調処理させる際、Python言語ではネットワーク構造の解析が困難なため、協調処理させることができない。そこで、学習済みモデルのネットワーク情報を抜き出し、C＋＋言語で実行させることで、SoCFPGAボードでの協調動作を実現し高速化を図る。対象ネットワークとしてEfficientNetB0を選択し、CPUでの処理時間の約9割を占める畳み込み層(Conv2D層)について、汎用性のある並列高速処理が可能な回路を設計する。 |
| （英） | When cooperative processing of AI inference processing between software and hardware, it is difficult to analyze network structures in the Python language, so cooperative processing is not possible. Therefore, we extracted the network information from the learned model and executed it in the C++ language to achieve cooperative operation on a SoCFPGA board and speed up the process. EfficientNetB0 was selected as the target network, and a circuit that enables general-purpose parallel high-speed processing was designed for the convolutional layer (Conv2D layer), which accounts for approximately 90% of the processing time on the CPU. | |
| キーワード | （和） | SoC FPGA / 高位合成 / EfficientNet / 畳み込み演算 / Ultra96-V2 / / / |
| （英） | SoC FPGA / higher synthesis / EfficientNet / convolutional operation / Ultra96-V2 / / / | |
| 文献情報 | 信学技報, vol. 122, no. 60, RECONF2022-14, pp. 57-62, 2022年6月. | |
| 資料番号 | RECONF2022-14 | |
| 発行日 | 2022-05-31 (RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| 査読に ついて |
本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります． | |
| PDFダウンロード | RECONF2022-14 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2022-06-07 - 2022-06-08 |
| 開催地（和） | 筑波大学計算科学研究センター |
| 開催地（英） | CCS, Univ. of Tsukuba |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable system, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2022-06-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | ハードウェアとソフトウェアの協調動作によるAI推論処理の高速化の検討 |
| サブタイトル（和） | |
| タイトル（英） | Consideration of speeding up AI inference processing by cooperative operation of hardware and software |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SoC FPGA / SoC FPGA |
| キーワード(2)（和/英） | 高位合成 / higher synthesis |
| キーワード(3)（和/英） | EfficientNet / EfficientNet |
| キーワード(4)（和/英） | 畳み込み演算 / convolutional operation |
| キーワード(5)（和/英） | Ultra96-V2 / Ultra96-V2 |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 川上 智也 / Tomoya Kawakami / カワカミ トモヤ |
| 第1著者 所属（和/英） | 大阪工業大学 (略称： 阪工大) Osaka Institute of Technology (略称： OIT) |
| 第2著者 氏名（和/英/ヨミ） | 中西 知嘉子 / Chikako Nakanishi / ナカニシ チカコ |
| 第2著者 所属（和/英） | 大阪工業大学 (略称： 阪工大) Osaka Institute of Technology (略称： OIT) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2022-06-08 09:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2022-14 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.60 |
| ページ範囲 | pp.57-62 |
| ページ数 | 6 |
| 発行日 | 2022-05-31 (RECONF) |
[研究会発表申込システムのトップページに戻る]