| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2021-12-02 09:20 マルチFPGAシステム上への、動的な通信優先度変化を実現するハイブリッドルータの実装 ○清水智貴・伊藤光平・飯塚健介・弘中和衛・天野英晴（慶大）  VLD2021-36 ICD2021-46 DC2021-42 RECONF2021-44 エレソ技報アーカイブへのリンク：ICD2021-46 |
|
| 抄録 | （和） | 現在我々が開発しているマルチFPGA システム、Flow-in-Cloud(FiC) システムは複数の中規模なFPGAを高速シリアルリンクで直接相互接続し、省電力と高演算性能を両立する。このFiC システムは、無線網基地局上に設置されたサーバにエッジデバイスの演算をオフロードするMulti-Access Edge Computing(MEC) への利用が期待されている。MEC におけるタイミングクリティカルなジョブに対応するため、FiC では遅延とバンド幅が予測可能なStatic Time Division Multiplexing(STDM) 方式をFPGA 間の結合網に用いているが、この方式は各リンクの利用率が低下し、通信レイテンシが大きくなるという問題が存在する。これを解決するため、低優先度のパケットスイッチ方式と高優先度のSTDM 方式を併用するハイブリッドルータを各FPGA 上に実装することで、タイミングクリティカルなジョブの通信QoS を保証しつつ各リンクをベストエフォートに使用できる。しかし、パケットスイッチ方式によるネットワーク利用が十分でない限りSTDM を割り当てられたタイミングクリティカルなジョブは依然としてリンクを十分に利用できない。本研究では，ハイブリッドルータのバッファ使用量を指標としてネットワーク負荷を監視し、タイミングクリティカルなジョブの通信方式を動的に切り替えるアルゴリズムを提案する。この手法を用いることで，タイミングクリティカルなジョブはネットワーク負荷が高い場合は高い通信優先度によりQoS を保証するSTDM 方式を利用し、ネットワーク負荷が低い場合はベストエフォートなパケットスイッチ方式を利用することが可能となる。評価は24 台からなる実機FPGA クラスタ上で行われ、特に実アプリケーションであるCG 法においてネットワーク負荷を様々に変化させた場合、動的な切り替え手法は特に輻輳時、パケットスイッチ方式に対し実行時間を24.6%高速化した。 |
| （英） | We are currently developing a multi-FPGA system, Flow-in-Cloud (FiC) system. FiC directly interconnects multiple middle-class FPGAs using high-speed serial links and achieves both low power consumption and high computing performance. FiC is expected to be used in Multi-Access Edge Computing (MEC), which executes the specific computation of edge devices on the servers installed on a wireless network base station. To handle timing-critical jobs in MEC, FiC uses Static Time Division Multiplexing (STDM) network, which has predictable communication latency and throughput, for the interconnection network between FPGAs. However, STDM has a problem that each link utilization decreases and communication latency increases. To solve this problem, we implemented a hybrid router that combines the low priority packet switching and high priority STDM on each FPGA. Therefore, users can use simultaneously QoS guarantee on the timing-critical jobs and best-effort communication for other jobs. However, if packet switching traffic does not use each link sufficiently, timing-critical jobs assigned STDM cannot fully utilize each link. In this research, we propose the dynamic switching algorithm of the communication way of the timing-critical traffic from packet switching to STDM by monitoring the buffer utilization of each hybrid router as network congestion metrics. By using this algorithm, timing-critical jobs can switch packet switching with best-effort and STDM with guaranteed QoS dynamically according to the network load. The evaluation is done on the 24 FPGA boards cluster and the proposed method is up to 24.6% faster than the packet switching method on the execution time of the CG method with various network loads. | |
| キーワード | （和） | FPGA / マルチFPGAシステム / 相互結合網 / 並列計算機ネットワーク / パケットスイッチ / STDM / / |
| （英） | FPGA / Multi-FPGA System / Interconecction Network / Network on Parellel Computers / Packet Switching / STDM / / | |
| 文献情報 | 信学技報, vol. 121, no. 280, RECONF2021-44, pp. 111-116, 2021年12月. | |
| 資料番号 | RECONF2021-44 | |
| 発行日 | 2021-11-24 (VLD, ICD, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2021-36 ICD2021-46 DC2021-42 RECONF2021-44 エレソ技報アーカイブへのリンク：ICD2021-46 |
|
| 研究会情報 | |
| 研究会 | VLD DC RECONF ICD IPSJ-SLDM |
| 開催期間 | 2021-12-01 - 2021-12-02 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | デザインガイア2021 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2021 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2021-12-VLD-DC-RECONF-ICD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | マルチFPGAシステム上への、動的な通信優先度変化を実現するハイブリッドルータの実装 |
| サブタイトル（和） | |
| タイトル（英） | The Implementation of a Hybrid Router with Dynamic Communication Priority Changes on a Multi-FPGA System |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | マルチFPGAシステム / Multi-FPGA System |
| キーワード(3)（和/英） | 相互結合網 / Interconecction Network |
| キーワード(4)（和/英） | 並列計算機ネットワーク / Network on Parellel Computers |
| キーワード(5)（和/英） | パケットスイッチ / Packet Switching |
| キーワード(6)（和/英） | STDM / STDM |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 清水 智貴 / Tomoki Shimizu / シミズ トモキ |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 伊藤 光平 / Kohei Ito / イトウ コウヘイ |
| 第2著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 飯塚 健介 / Kensuke Iizuka / イイズカ ケンスケ |
| 第3著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 弘中 和衛 / Kazuei Hironaka / ヒロナカ カズエイ |
| 第4著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / アマノ ヒデハル |
| 第5著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2021-12-02 09:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2021-36, ICD2021-46, DC2021-42, RECONF2021-44 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | no.277(VLD), no.278(ICD), no.279(DC), no.280(RECONF) |
| ページ範囲 | pp.111-116 |
| ページ数 | 6 |
| 発行日 | 2021-11-24 (VLD, ICD, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]