講演抄録/キーワード |
講演名 |
2021-12-02 09:20
メムキャパシタを用いたスパイキングニューラルネットワークの開発 ~ シナプス強度とキャパシタンスの変換方式改善による認識精度のロス低減 ~ ○澤田篤志・押尾怜穏・木村 睦・張 任遠・中島康彦(奈良先端大) VLD2021-32 ICD2021-42 DC2021-38 RECONF2021-40 エレソ技報アーカイブへのリンク:ICD2021-42 |
抄録 |
(和) |
人工知能に関する研究が急速に発展しており、人工知能の動作に特化した、低消費電力を可能とするコンピュータの開発の必要性が高まっている。その取り組みの一つに脳の神経回路をハードウェアで模倣するニューロモルフィックシステムがあり、特にスパイキングニューラルネットワークはエネルギー効率が高いことで注目されている。本研究ではメムキャパシタとパルス積分回路を用いたスパイキングニューラルネットワークを提案する。シミュレーション上の学習で得たシナプス強度と回路上のキャパシタンスの変換方式を改善することにより、MNISTの認識精度のロスを9%まで低減することに成功した。 |
(英) |
Research on artificial intelligence is developing rapidly, and there is an increasing need for the development of computers that specialize in the operation of artificial intelligence and enable low power consumption. One of these efforts is a neuromorphic system that mimics the neural circuits of the brain with hardware, and spiking neural networks in particular are attracting attention for their high energy efficiency. In this research, we propose a spiking neural network using a Mem capacitor and a pulse integrator circuit. By improving the conversion method between synaptic strength and capacitance on the circuit obtained by learning on simulation, we succeeded in reducing the loss of MNIST recognition accuracy to 9%. |
キーワード |
(和) |
メムキャパシタ / スパイキングニューラルネットワーク / パルス積分回路 / / / / / |
(英) |
Memcapacitor / Spiking Neural Network / Pulse integrator circuit / / / / / |
文献情報 |
信学技報, vol. 121, no. 277, VLD2021-32, pp. 87-92, 2021年12月. |
資料番号 |
VLD2021-32 |
発行日 |
2021-11-24 (VLD, ICD, DC, RECONF) |
ISSN |
Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2021-32 ICD2021-42 DC2021-38 RECONF2021-40 エレソ技報アーカイブへのリンク:ICD2021-42 |