お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2021-12-01 10:35
不揮発性FFを用いたマルチコンテキストCGRA
亀井愛佳小島拓也天野英晴慶大)・横山大輝宮内陽里宇佐美公良芝浦工大)・平賀啓三鈴木健太ソニーセミコンダクタソリューションズVLD2021-20 ICD2021-30 DC2021-26 RECONF2021-28 エレソ技報アーカイブへのリンク:ICD2021-30
抄録 (和) 近年,バッテリー駆動のエッジデバイスでは計算性能と並びアイドル時の省電力性能が重要視される.またIoT 端末に高頻度の間欠動作を要求するアプリケーションも多い.NVCMA/MC(non-volatile cool mega array with multi-context) はこうした要求を満たすために,磁気トンネル接合(MTJ) を記憶素子とする不揮発性フリップフロップ(NVFF) を持ち,パワーゲーティング(PG) によりリーク電力を削減する粗粒度再構成可能なアクセラレータである.従来のNVCMA を発展させ,演算アレイの拡大及びパイプラインレジスタの挿入によって性能-電力間トレードオフの最適化を容易にした.またマルチコンテキストを導入し,タスク切替え時に効果的にPG制御を行うことでNVFFの利点を最大限に発揮させることを目指した.40nm MTJ/MOS ハイブリッドプロセス技術を用いて実装したチップ評価では,MTJへの書き込み動作を35ns,140nsという時間で2回に分けて実行することで書き込みエネルギーを最大65%削減できることがわかった.さらに複数タスクのコンフィグレーションデータを保持して間欠的に動作するアプリケーションにおいて,おおよそ3μsという短い時間間隔で稼働/休止を繰り替えす場合でも,PGによるエネルギー削減効果を得られることが示された. 
(英) IoT and edge-computing have been attracting much attention and demands for power efficiency as well as high performance for battery-driven devices has been increasing. Many IoT applications requires edge-devices to operate intermittently at a high frequent manner yet exhausting leakage power even on standby period. Newly proposed non-volatile cool mega array with multi-context (NVCMA/MC) — one of low-power oriented coarse-grained reconfigurable accelerators — has a non-volatile flip-flop (NVFF) with magnetic tunnel junction (MTJ) and supports power gating (PG) to reduce leakage power efficiently. NVCMA/MC is an extended version of the conventional NVCMA and facilitates the optimization of the trade-off between power and performance by enlarging the processing element (PE) array and inserting pipeline registers between each row of the PE. Newly added multi-context memories which perform task-level reconfiguration can take advantage of NVFF by efficient runtime PG. Evaluation of real chips implemented with 40nm MTJ/MOS hybrid process technology demonstrates that 65% of store energy is reduced by dividing store operation into two steps — 35 ns of short store and 140 ns of long store. With multi-context power gating, we also found that applications that run intermittently for intervals as short as around 3μs can benefit from the PG effect.
キーワード (和) CGRA / 粗粒度再構成可能アーキテクチャ / 不揮発性メモリ / 磁気トンネル接合 / パワーゲーティング / / /  
(英) CGRA / coarse-grained reconfigurable architecture / nonvolatile memory / magnetic tunnel junction / power gating / / /  
文献情報 信学技報, vol. 121, no. 277, VLD2021-20, pp. 19-24, 2021年12月.
資料番号 VLD2021-20 
発行日 2021-11-24 (VLD, ICD, DC, RECONF) 
ISSN Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2021-20 ICD2021-30 DC2021-26 RECONF2021-28 エレソ技報アーカイブへのリンク:ICD2021-30

研究会情報
研究会 VLD DC RECONF ICD IPSJ-SLDM  
開催期間 2021-12-01 - 2021-12-02 
開催地(和) オンライン開催 
開催地(英) Online 
テーマ(和) デザインガイア2021 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2021 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2021-12-VLD-DC-RECONF-ICD-SLDM 
本文の言語 日本語 
タイトル(和) 不揮発性FFを用いたマルチコンテキストCGRA 
サブタイトル(和)  
タイトル(英) Energy saving in a multi-context coarse grained reconfigurable array with non-volatile flip-flops 
サブタイトル(英)  
キーワード(1)(和/英) CGRA / CGRA  
キーワード(2)(和/英) 粗粒度再構成可能アーキテクチャ / coarse-grained reconfigurable architecture  
キーワード(3)(和/英) 不揮発性メモリ / nonvolatile memory  
キーワード(4)(和/英) 磁気トンネル接合 / magnetic tunnel junction  
キーワード(5)(和/英) パワーゲーティング / power gating  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 亀井 愛佳 / Aika Kamei / カメイ アイカ
第1著者 所属(和/英) 慶応義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第2著者 氏名(和/英/ヨミ) 小島 拓也 / Takuya Kojima / コジマ タクヤ
第2著者 所属(和/英) 慶応義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第3著者 氏名(和/英/ヨミ) 天野 英晴 / Hideharu Amano / アマノ ヒデハル
第3著者 所属(和/英) 慶応義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第4著者 氏名(和/英/ヨミ) 横山 大輝 / Daiki Yokoyama / ヨコヤマ ダイキ
第4著者 所属(和/英) 芝浦工業大学 (略称: 芝浦工大)
Shibaura Institute of Technology (略称: SIT)
第5著者 氏名(和/英/ヨミ) 宮内 陽里 / Hisato Miyauchi / ミヤウチ ヒサト
第5著者 所属(和/英) 芝浦工業大学 (略称: 芝浦工大)
Shibaura Institute of Technology (略称: SIT)
第6著者 氏名(和/英/ヨミ) 宇佐美 公良 / Kimiyoshi Usami / ウサミ キミヨシ
第6著者 所属(和/英) 芝浦工業大学 (略称: 芝浦工大)
Shibaura Institute of Technology (略称: SIT)
第7著者 氏名(和/英/ヨミ) 平賀 啓三 / Keizo Hiraga / ヒラガ ケイゾウ
第7著者 所属(和/英) ソニーセミコンダクタソリューソンズ (略称: ソニーセミコンダクタソリューションズ)
Sony Semiconductor Solutions (略称: SSS)
第8著者 氏名(和/英/ヨミ) 鈴木 健太 / Kenta Suzuki / スズキ ケンタ
第8著者 所属(和/英) ソニーセミコンダクタソリューソンズ (略称: ソニーセミコンダクタソリューションズ)
Sony Semiconductor Solutions (略称: SSS)
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2021-12-01 10:35:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2021-20, ICD2021-30, DC2021-26, RECONF2021-28 
巻番号(vol) vol.121 
号番号(no) no.277(VLD), no.278(ICD), no.279(DC), no.280(RECONF) 
ページ範囲 pp.19-24 
ページ数
発行日 2021-11-24 (VLD, ICD, DC, RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会