お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2021-08-18 09:30
[招待講演]ハフニウム系強誘電体薄膜を用いた1T1R型アレイを使ったアナログインメモリコンピューティング ~ VLSI2021報告内容 ~
齋藤大輔小林俊之古賀洋貴ソニー)・周藤悠介奥野 潤小西健太ソニーセミコンダクタソリューションズ)・塚本雅則大栗一敦ソニー)・梅林 拓ソニーセミコンダクタソリューションズ)・江崎孝之ソニーSDM2021-36 ICD2021-7 エレソ技報アーカイブへのリンク:SDM2021-36 ICD2021-7
抄録 (和) エッジデバイスにおけるディープニューラルネットワーク(DNN)を用いた認識実現のためには、低電力動作が求められている。この動作は、多並列のアナログベクトル乗算(matrix-vector multiplications:MVM)を高抵抗メモリアレイ上に実装することで実現可能である。今回我々は、強誘電性酸化ハフニウムベースの電界効果トランジスタ(FeFET)と、TiN/SiO2トンネリング接合から成るMΩ抵抗(Mega ohm resistor:MOR)を有する、1T1R計算セルがアレイ上に配置された、アナログインメモリコンピューティング(AiMC)を使用することで、MVMを実現した。まず、1T1Rセルのアレイレベルの評価において、低ライトディスターブ条件を見出し、ランダムアクセスの書き込みが可能であることをDC電流測定より確認した。次にこの条件を用いることで、1T1Rセルアレイへ荷重パターンを書き込み、「T」と「L」に相当する入力電圧を印可し、DC電流を読み取ることで、2項分類認識が可能であることを実験的に確認した。そして、この実験結果を用いて、AiMCのエネルギー効率をシミュレーションしたところ、周辺を含めて最大13700 TOPS/Wの演算エネルギー効率を達成した。さらに、適切にトレーニングされたモデルを備えた、抵抗変動の小さい1T1Rセルを使用すると、推論精度への影響がほとんどないことも確認した。 
(英) Deep neural network (DNN) inference for edge AI requires low-power operation, which can be achieved by implementing massively parallel matrix-vector multiplications (MVM) in the analog domain on a highly resistive memory array. We propose a 1T1R compute cell (1T1R-cell) using a ferroelectric hafnium oxide-based FET (FeFET) and TiN/SiO2 tunneling junction of MΩ resistor (MOR) for analog in-memory computing (AiMC). The MOR exhibited a tunneling current behavior and MΩ resistance. A 1T1R-cell array-level evaluation was also performed. A random access for writing with low write disturbance scheme was confirmed from the summation-DC-current output, and binaries were successfully classified into “T” and “L.” Based on the experimental results of our proposed 1T1R-cell, we obtained a state-of-the-art energy efficiency of 13700 TOPS/W including the periphery. Furthermore, we confirmed that a high inference accuracy can be obtained with our low-resistance-variability 1T1R-cell with a properly trained model.
キーワード (和) 深層学習ネットワーク / 1T1Rセル / アナログインメモリ-コンピューティング / 行列ベクトル積 / 強誘電電界効果トランジスタ / トンネル接合抵抗素子 / /  
(英) deep neural network / 1T1R-cell / analog in-memory computing / matrix-vector multiplication / FeFET / tunneling junction resistor / /  
文献情報 信学技報, vol. 121, no. 138, SDM2021-36, pp. 33-37, 2021年8月.
資料番号 SDM2021-36 
発行日 2021-08-10 (SDM, ICD) 
ISSN Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード SDM2021-36 ICD2021-7 エレソ技報アーカイブへのリンク:SDM2021-36 ICD2021-7

研究会情報
研究会 SDM ICD ITE-IST  
開催期間 2021-08-17 - 2021-08-18 
開催地(和) オンライン開催 
開催地(英) Online 
テーマ(和) アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧・低消費電力技術、新デバイス・回路とその応用 
テーマ(英) Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low Voltage/Low Power Techniques, Novel Devices/Circuits, and the Applications 
講演論文情報の詳細
申込み研究会 SDM 
会議コード 2021-08-SDM-ICD-IST 
本文の言語 英語(日本語タイトルあり) 
タイトル(和) ハフニウム系強誘電体薄膜を用いた1T1R型アレイを使ったアナログインメモリコンピューティング 
サブタイトル(和) VLSI2021報告内容 
タイトル(英) Analog in-memory computing in FeFET based 1T1R array for low-power edge AI applications 
サブタイトル(英)  
キーワード(1)(和/英) 深層学習ネットワーク / deep neural network  
キーワード(2)(和/英) 1T1Rセル / 1T1R-cell  
キーワード(3)(和/英) アナログインメモリ-コンピューティング / analog in-memory computing  
キーワード(4)(和/英) 行列ベクトル積 / matrix-vector multiplication  
キーワード(5)(和/英) 強誘電電界効果トランジスタ / FeFET  
キーワード(6)(和/英) トンネル接合抵抗素子 / tunneling junction resistor  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 齋藤 大輔 / Daisuke Saito / サイトウ ダイスケ
第1著者 所属(和/英) ソニーグループ株式会社 (略称: ソニー)
Sony Group Corporation (略称: SONY)
第2著者 氏名(和/英/ヨミ) 小林 俊之 / Toshiyuki Kobayashi / コバヤシ トシユキ
第2著者 所属(和/英) ソニーグループ株式会社 (略称: ソニー)
Sony Group Corporation (略称: SONY)
第3著者 氏名(和/英/ヨミ) 古賀 洋貴 / Hiroki Koga / コガ ヒロキ
第3著者 所属(和/英) ソニーグループ株式会社 (略称: ソニー)
Sony Group Corporation (略称: SONY)
第4著者 氏名(和/英/ヨミ) 周藤 悠介 / Yusuke Shuto / シュウトウ ユウスケ
第4著者 所属(和/英) ソニーセミコンダクタソリューションズ株式会社 (略称: ソニーセミコンダクタソリューションズ)
Sony Semiconductor Solutions Corporation (略称: SSS)
第5著者 氏名(和/英/ヨミ) 奥野 潤 / Jun Okuno / オクノ ジュン
第5著者 所属(和/英) ソニーセミコンダクタソリューションズ株式会社 (略称: ソニーセミコンダクタソリューションズ)
Sony Semiconductor Solutions Corporation (略称: SSS)
第6著者 氏名(和/英/ヨミ) 小西 健太 / Kenta Konishi / コニシ ケンタ
第6著者 所属(和/英) ソニーセミコンダクタソリューションズ株式会社 (略称: ソニーセミコンダクタソリューションズ)
Sony Semiconductor Solutions Corporation (略称: SSS)
第7著者 氏名(和/英/ヨミ) 塚本 雅則 / Masanori Tsukamoto / ツカモト マサノリ
第7著者 所属(和/英) ソニーグループ株式会社 (略称: ソニー)
Sony Group Corporation (略称: SONY)
第8著者 氏名(和/英/ヨミ) 大栗 一敦 / Kazunobu Ohkuri / オオクリ カズノブ
第8著者 所属(和/英) ソニーグループ株式会社 (略称: ソニー)
Sony Group Corporation (略称: SONY)
第9著者 氏名(和/英/ヨミ) 梅林 拓 / Taku Umebayashi / ウメバヤシ タク
第9著者 所属(和/英) ソニーセミコンダクタソリューションズ株式会社 (略称: ソニーセミコンダクタソリューションズ)
Sony Semiconductor Solutions Corporation (略称: SSS)
第10著者 氏名(和/英/ヨミ) 江崎 孝之 / Takayuki Ezaki / エザキ タカユキ
第10著者 所属(和/英) ソニーグループ株式会社 (略称: ソニー)
Sony Group Corporation (略称: SONY)
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2021-08-18 09:30:00 
発表時間 45分 
申込先研究会 SDM 
資料番号 SDM2021-36, ICD2021-7 
巻番号(vol) vol.121 
号番号(no) no.138(SDM), no.139(ICD) 
ページ範囲 pp.33-37 
ページ数
発行日 2021-08-10 (SDM, ICD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会