講演抄録/キーワード |
講演名 |
2021-04-12 10:50
FPGA実装ペアリング計算アクセラレータの性能評価 ○坂本純一・吉田直樹・松本 勉(横浜国大) HWS2021-3 |
抄録 |
(和) |
計算量の大きなペアリング計算の高速化やその消費電力削減のため,ハードウェアを用いたペアリング計算アクセラレータがいくつか提案されている.先行研究ではハードウェア実装したペアリング計算回路の性能だけが評価されたものが多かった.しかし,実用上はインタフェース部分を含めた性能が問われる.我々はペアリング計算の最速FPGA実装にPCIeインタフェースを追加し,インタフェースを含めた性能について評価した.評価の結果,API処理や通信インタフェースのオーバーヘッドを加味してもFPGA実装のペアリング計算は,最速ソフトウェア実装に比べて計算時間が62.5%,エネルギー消費が49%となり,優位であることがわかった. |
(英) |
Several hardware-based accelerators have been proposed to speed up or reduce the power consumption of computationally expensive pairing calculations. In most previous studies, only the performance of the pairing-calculation circuit was evaluated. However, in practical use, the performance, including the interface part, is required. We added a PCIe interface to the fastest FPGA implementation of the pairing calculation and evaluated its performance, including the interface. The results show that the FPGA implementation of the pairing calculation is superior to the fastest software implementation in terms of computation time (62.5%) and energy consumption (49%), even after taking into account the overhead of API processing and communication interfaces. |
キーワード |
(和) |
ペアリング / BN254 / PCIe / / / / / |
(英) |
pairing / BN254 / PCIe / / / / / |
文献情報 |
信学技報, vol. 121, no. 1, HWS2021-3, pp. 13-18, 2021年4月. |
資料番号 |
HWS2021-3 |
発行日 |
2021-04-05 (HWS) |
ISSN |
Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
HWS2021-3 |