| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2021-03-04 09:30 低消費エネルギーな組み込みマルチコアプロセッサの設計空間探索 ○小名木さゆり・原 祐子（東工大）  VLD2020-79 HWS2020-54 |
|
| 抄録 | （和） | IoT向けのエッジ端末には，小型，低消費エネルギー，設計コスト削減が求められる．本研究では，単一命令セットコンピュータから成る，小型かつ低消費エネルギーなマルチコアプロセッサを実現するための設計モデルを提案する．プロセッサの実行時間および消費電力について，数学的モデルを基に事前に見積もることで，対象アプリケーションに応じて最適なプロセッサの構造を決定し，設計コストの削減を可能にする． |
| （英） | Nowadays, edge computing has been sought by increasing stream data and demand for real time processing so that distributed computing can be enabled in real time on IoT edge devices that are placed on the user side. For architecture design towards edge computing, small circuit area, energy-saving, and design productivity are major concerns. This paper aims to develop design productivity of designing energy-efficient multicore processors that consist in tiny CPU cores of One Instruction Set Computers (OISCs). By building a performance and power estimation model in the early design stage, our work enables efficient design space exploration to determine the appropriate multicore structure for target applications. | |
| キーワード | （和） | IoT / マルチコアプロセッサ / 設計空間探索 / / / / / |
| （英） | IoT / Multicore processor / Design space exploration / / / / / | |
| 文献情報 | 信学技報, vol. 120, no. 400, VLD2020-79, pp. 61-66, 2021年3月. | |
| 資料番号 | VLD2020-79 | |
| 発行日 | 2021-02-24 (VLD, HWS) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2020-79 HWS2020-54 |
|
| 研究会情報 | |
| 研究会 | HWS VLD |
| 開催期間 | 2021-03-03 - 2021-03-04 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2021-03-HWS-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 低消費エネルギーな組み込みマルチコアプロセッサの設計空間探索 |
| サブタイトル（和） | |
| タイトル（英） | Design space exploration on low energy embedded multi-core processors |
| サブタイトル（英） | |
| キーワード(1)（和/英） | IoT / IoT |
| キーワード(2)（和/英） | マルチコアプロセッサ / Multicore processor |
| キーワード(3)（和/英） | 設計空間探索 / Design space exploration |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小名木 さゆり / Sayuri Onagi / オナギ サユリ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第2著者 氏名（和/英/ヨミ） | 原 祐子 / Yuko Hara / ハラ ユウコ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2021-03-04 09:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2020-79, HWS2020-54 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | no.400(VLD), no.401(HWS) |
| ページ範囲 | pp.61-66 |
| ページ数 | 6 |
| 発行日 | 2021-02-24 (VLD, HWS) |
[研究会発表申込システムのトップページに戻る]