お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2021-03-04 13:50
線形写像の最適化による高効率AES S-Boxハードウェアの設計と評価
中嶋彩乃上野 嶺本間尚文東北大VLD2020-84 HWS2020-59
抄録 (和) 本稿では,乗法的オフセットと指数的オフセットを組み合わせた線形写像の最適化に基づくAES S-Boxハードウェアの設計と評価について述べる. 一般に,合成体表現を利用する高効率なAES S-Box ハードウェアの性能は,S-Box前後の多項式基底表現と合成体表現間の線形写像(変換行列)の構成に 大きく左右される. これまで変換行列の最適化手法として乗法的オフセットと指数的オフセットと呼ばれる手法が報告されているが, 両手法を組み合わせた最適化はBoyar-Peralta型の亜種のS-Boxにしか適用されていなかった. 本稿では,冗長ガロア体算術型のS-Boxに対して乗法的オフセットと指数的オフセットの両方を初めて適用したAES S-Boxハードウェアを提案する.特に,暗号化用S-Boxおよび暗復号用S-Boxのハードウェアを設計し,Nangate Open Cell Library 45nmを用いた論理合成による性能評価を示す. 面積制約をかけた場合,冗長ガロア体算術に基づく従来のS-Boxハードウェアの面積遅延積に対して,提案する暗号化用・暗復号用S-Boxハードウェアは,それぞれ最大で23.2%,20.1% 向上することを示す. さらに,現在最も高効率とされるS-Boxハードウェアと比較しても,提案する暗号化用・暗復号用S-Boxハードウェアの面積遅延積はそれぞれ最大で8.7%,28.8%優れることを示す. また,周波数制約をかけた場合も同様に比較し,従来の冗長ガロア体算術に基づく暗号化および暗復号用のS-Boxハードウェアの面積遅延積に対しては,それぞれ最大で9.9%,13.5% 向上することを示す. 
(英) This paper presents a new AES S-Box hardware design based on the optimization of linear mappings by combining multiplicative and exponential offsets. In general, the performance of efficient AES S-Box hardware with composite field representations depends largely on the construction of linear mappings (i.e., transformation matrices) between AES polynomial field and the composite field before and after S-Box. Multiplicative and exponential offset techniques have been reported previously for obtaining the optimal transformation matrix, but the optimization combined with both techniques has been applied only to S-Box of Boyar-Peralta type variants. In this paper, we propose an application of multiplicative and exponential offsets to AES S-Box hardware based on redundant Galois field arithmetic. In particular, we design two types of the S-Box hardware: one for only encryption (ENC) and another for both encryption and decryption (ENC/DEC), and evaluate their performances by logic synthesis using Nangate 45nm Open Cell Library. From the evaluation applied area optimization constraints results, we show that the proposed S-Box hardware for ENC and ENC/DEC improves by 23.2% and 20.1% in the area delay product, respectively, compared with the conventional S-Box hardware based on redundant Galois field arithmetic. Moreover, we show that the proposed S-Box hardware for ENC and ENC/DEC is up to 8.7% and 28.8% better in area delay product, respectively, even compared with the most efficient ones. In the evaluation with frequency optimization constraints, we also show that proposed S-Box hardware for ENC and ENC/DEC achieve higher performance in comparison with the conventional ones.
キーワード (和) AES / S-Box / 線形演算 / ASIC / 暗号ハードウェア / / /  
(英) AES / S-Box / linear operations / ASIC / cryptographic hardware / / /  
文献情報 信学技報, vol. 120, no. 401, HWS2020-59, pp. 91-96, 2021年3月.
資料番号 HWS2020-59 
発行日 2021-02-24 (VLD, HWS) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2020-84 HWS2020-59

研究会情報
研究会 HWS VLD  
開催期間 2021-03-03 - 2021-03-04 
開催地(和) オンライン開催 
開催地(英) Online 
テーマ(和) システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 
テーマ(英) Design Technology for System-on-Silicon, Hardware Security, etc. 
講演論文情報の詳細
申込み研究会 HWS 
会議コード 2021-03-HWS-VLD 
本文の言語 日本語 
タイトル(和) 線形写像の最適化による高効率AES S-Boxハードウェアの設計と評価 
サブタイトル(和)  
タイトル(英) Design and Evaluation of Efficient AES S-box Hardware with Optimization of Linear Mappings 
サブタイトル(英)  
キーワード(1)(和/英) AES / AES  
キーワード(2)(和/英) S-Box / S-Box  
キーワード(3)(和/英) 線形演算 / linear operations  
キーワード(4)(和/英) ASIC / ASIC  
キーワード(5)(和/英) 暗号ハードウェア / cryptographic hardware  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 中嶋 彩乃 / Ayano Nakashima / ナカシマ アヤノ
第1著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第2著者 氏名(和/英/ヨミ) 上野 嶺 / Rei Ueno / ウエノ レイ
第2著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第3著者 氏名(和/英/ヨミ) 本間 尚文 / Naofumi Homma / ホンマ ナオフミ
第3著者 所属(和/英) 東北大学/CREST (略称: 東北大)
Tohoku University/CREST (略称: Tohoku Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2021-03-04 13:50:00 
発表時間 25 
申込先研究会 HWS 
資料番号 IEICE-VLD2020-84,IEICE-HWS2020-59 
巻番号(vol) IEICE-120 
号番号(no) no.400(VLD), no.401(HWS) 
ページ範囲 pp.91-96 
ページ数 IEICE-6 
発行日 IEICE-VLD-2021-02-24,IEICE-HWS-2021-02-24 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会