お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2021-03-04 09:55
精度可変な近似計算回路の高位合成
白根健太西川広記孔 祥博冨山宏之立命館大VLD2020-80 HWS2020-55
抄録 (和) 精度と遅延が可変な近似乗算器を活用する高位合成技術を提案する.想定する乗算器は,正確な乗算を2サイクルで,近似乗算を1サイクルで計算する.提案手法は,そのような乗算器を活用し,精度と性能の異なる2つのモードを有する近似計算回路を合成する. 
(英) This paper studies high-level synthesis (HLS) of approximate computing circuits with multiple accuracy levels. This work assumes an approximate multiplier with two accuracy modes, i.e., an exact mode which accurately computes multiplication in two clock cycles and an approximate mode which inaccurately computes multiplication in a clock cycle. The HLS techniques presented in this paper utilize the approximate multiplier to generate approximate circuits with two accuracy modes.
キーワード (和) 高位合成 / 近似乗算器 / 近似計算回路 / / / / /  
(英) high-level synthesis / approximate multiplier / approximate computing / / / / /  
文献情報 信学技報, vol. 120, no. 400, VLD2020-80, pp. 67-72, 2021年3月.
資料番号 VLD2020-80 
発行日 2021-02-24 (VLD, HWS) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2020-80 HWS2020-55

研究会情報
研究会 HWS VLD  
開催期間 2021-03-03 - 2021-03-04 
開催地(和) オンライン開催 
開催地(英) Online 
テーマ(和) システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 
テーマ(英) Design Technology for System-on-Silicon, Hardware Security, etc. 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2021-03-HWS-VLD 
本文の言語 日本語 
タイトル(和) 精度可変な近似計算回路の高位合成 
サブタイトル(和)  
タイトル(英) High-level synthesis of approximate circuits with two-level accuracies 
サブタイトル(英)  
キーワード(1)(和/英) 高位合成 / high-level synthesis  
キーワード(2)(和/英) 近似乗算器 / approximate multiplier  
キーワード(3)(和/英) 近似計算回路 / approximate computing  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 白根 健太 / Kenta Shirane / シラネ ケンタ
第1著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritumeikan Univ.)
第2著者 氏名(和/英/ヨミ) 西川 広記 / Hiroki Nishikawa / ニシカワ ヒロキ
第2著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritumeikan Univ.)
第3著者 氏名(和/英/ヨミ) 孔 祥博 / Xiangbo Kong / コウ ショウハク
第3著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritumeikan Univ.)
第4著者 氏名(和/英/ヨミ) 冨山 宏之 / Hiroyuki Tomiyama / トミヤマ ヒロユキ
第4著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritumeikan Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2021-03-04 09:55:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2020-80,IEICE-HWS2020-55 
巻番号(vol) IEICE-120 
号番号(no) no.400(VLD), no.401(HWS) 
ページ範囲 pp.67-72 
ページ数 IEICE-6 
発行日 IEICE-VLD-2021-02-24,IEICE-HWS-2021-02-24 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会