お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2021-03-04 13:25
Tweakableブロック暗号を用いた低遅延メモリ保護方式とそのハードウェア設計
小田麻矢上野 嶺本間尚文東北大)・井上明子峯松一彦NECVLD2020-83 HWS2020-58
抄録 (和) 本稿では,Tweakable ブロック暗号(TBC)に基づく高効率なメモリ保護方式を提案する.Intel SGXで提供される最新のメモリ保護機能は,メッセージ認証コード(MAC)と認証暗号(AE)を用いた木構造(認証木)を構成することで実現される.しかし,SGXで用いられる認証木(SGX Integrity Tree: SIT)は,ブロック暗号に基づくMACとAEを用いた保護領域の上限(96MB)を意識した構成となっており,スケーラビリティやメモリデータの検証・更新における遅延の点で課題があった.本稿では,この課題を解決するため,入力に加えてTweakと呼ばれる公開パラメータを持つTBCに基づくMACとAEを用いた新たな認証木を提案する.まず,提案認証木を構成するTBCに基づくMACとAEについて述べ,様々な認証木パラメータ(保護するメモリサイズや分岐数)に対応可能なハードウェアアーキテクチャを示す.その上で,論理合成により性能を概算し,対応するSIT ハードウェアと比較する.その評価結果から,保護するメモリサイズが増大するにつれて,提案認証木がSIT に対してより低遅延でデータ検証・更新が可能となることを示す.例えば,1GByteのメモリサイズに対して,提案する認証木はSITと比較してデータ検証時間を60.9%,データ更新時間を25.0%にまで短縮できる. 
(英) In this paper, we propose a highly efficient memory protection method based on the Tweakable block cipher (TBC). The latest memory protection function provided by Intel SGX is realized by constructing a tree structure (authentication tree) using Message Authentication Code (MAC) and Authentication Encryption (AE). However, the authentication tree used in SGX (SGX Integrity Tree: SIT) is designed with MAC and AE based on block ciphers under the condition that the protected memory area is at most 96 MB, which leads to the limitation of scalability and latency in verification/update of memory data. Addressing the scalability and latency issues, this paper proposes a new authentication tree using MAC and AE based on TBC that has a public parameter called Tweak in addition to input. We first describe the new TBC-based MAC and AE used in the proposed authentication tree, and then present the hardware architecture that can support various authentication tree parameters (i.e., the memory size to be protected and the number of branches). The hardware performance is evaluated by logic synthesis in comparison with the corresponding SIT hardware. The evaluation results show that the proposed authentication tree can verify and update data with smaller latency than SIT as the protected memory size increases. For example, for the case that the protected memory size is 1 GByte, the proposed authentication tree can reduce the data validation time and data update time to 60.9% and 25.0% in comparison with SIT, respectively.
キーワード (和) メモリセキュリティ / Tweakabkeブロック暗号 / 認証木 / ハードウェア実装 / / / /  
(英) memory security / tweakable block cipher / authentication tree / hardware architecture / / / /  
文献情報 信学技報, vol. 120, no. 401, HWS2020-58, pp. 85-90, 2021年3月.
資料番号 HWS2020-58 
発行日 2021-02-24 (VLD, HWS) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2020-83 HWS2020-58

研究会情報
研究会 HWS VLD  
開催期間 2021-03-03 - 2021-03-04 
開催地(和) オンライン開催 
開催地(英) Online 
テーマ(和) システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 
テーマ(英) Design Technology for System-on-Silicon, Hardware Security, etc. 
講演論文情報の詳細
申込み研究会 HWS 
会議コード 2021-03-HWS-VLD 
本文の言語 日本語 
タイトル(和) Tweakableブロック暗号を用いた低遅延メモリ保護方式とそのハードウェア設計 
サブタイトル(和)  
タイトル(英) A Low-Latency Memory Encryption Scheme with Tweakable Block Cipher and Its Hardware Design 
サブタイトル(英)  
キーワード(1)(和/英) メモリセキュリティ / memory security  
キーワード(2)(和/英) Tweakabkeブロック暗号 / tweakable block cipher  
キーワード(3)(和/英) 認証木 / authentication tree  
キーワード(4)(和/英) ハードウェア実装 / hardware architecture  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 小田 麻矢 / Maya Oda / オダ マヤ
第1著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第2著者 氏名(和/英/ヨミ) 上野 嶺 / Rei Ueno / ウエノ レイ
第2著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第3著者 氏名(和/英/ヨミ) 本間 尚文 / Naofumi Homma / ホンマ ナオフミ
第3著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第4著者 氏名(和/英/ヨミ) 井上 明子 / Akiko Inoue / イノウエ アキコ
第4著者 所属(和/英) NECセキュリティ研究所 (略称: NEC)
NEC Corporation (略称: NEC)
第5著者 氏名(和/英/ヨミ) 峯松 一彦 / Kazuhiko Minematsu / ミネマツ カズヒコ
第5著者 所属(和/英) NECセキュリティ研究所 (略称: NEC)
NEC Corporation (略称: NEC)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2021-03-04 13:25:00 
発表時間 25 
申込先研究会 HWS 
資料番号 IEICE-VLD2020-83,IEICE-HWS2020-58 
巻番号(vol) IEICE-120 
号番号(no) no.400(VLD), no.401(HWS) 
ページ範囲 pp.85-90 
ページ数 IEICE-6 
発行日 IEICE-VLD-2021-02-24,IEICE-HWS-2021-02-24 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会