講演抄録/キーワード |
講演名 |
2021-02-05 10:30
FPGAの配線遅延の影響を考慮した製造ばらつき測定方法の検討 ○堤 信吾・三浦幸也(都立大) DC2020-69 |
抄録 |
(和) |
FPGAとはユーザが任意の論理機能を実装できるLSIである.FPGAにおいても製造ばらつきが問題になってきており,これを正確に測定することが重要である.一般にはLSIチップに組込んだリングオシレータの発振周波数を測定することで,その製造ばらつきを測定できる.FPGAでも同様であるが,FPGAの論理ブロック間を接続する配線や論理ブロック内部の発振経路は回路を実装するたびに設計ツールが自動で決定する.ここで論理ブロック部分は手動で再設計できるがブロック間の配線部分は設計者が指定できない.そのため配線による発振周波数への影響を最少化することで,論理ブロック部分の製造ばらつきを測定できると考えられる.接続配線が異なる複数のリングオシレータをFPGA上に実装して,配線遅延と論理ブロック遅延がそれぞれ発振周波数に及ぼす影響を調べ,配線遅延の影響の少ない製造ばらつきの測定方法について検討した. |
(英) |
FPGAs are integrated circuits that can be implemented arbitrary logic functions. In FPGAs, it is important to measure process variations with high accuracy because process variations have become noticeable. A ring oscillator is widely used as a process monitor circuit. In FPGA design, the wires between logic blocks and signal paths inside logic blocks are automatically determined by a design tool when a circuit is implemented. Designers can redesign logic block parts, however they cannot redesign wire parts. Therefore, in order to measure process variations with high accuracy, it is necessary to clarify the effect of wire delay on an oscillation frequency. Ring oscillators with different wires between logic blocks are implemented on the FPGA and a method for measuring process variations with less effect of wire delay is considered. |
キーワード |
(和) |
FPGA / リングオシレータ / 発振周波数 / 配線遅延 / 製造ばらつき / / / |
(英) |
FPGA / Ring Oscillators / Oscillation Frequency / Wire Delay / Process Variations / / / |
文献情報 |
信学技報, vol. 120, no. 358, DC2020-69, pp. 1-6, 2021年2月. |
資料番号 |
DC2020-69 |
発行日 |
2021-01-29 (DC) |
ISSN |
Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
DC2020-69 |