お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2021-01-28 14:05
[招待講演]CMOS裏面埋設配線による電源供給網と電源容量の形成およびセキュリティ向け三次元積層チップへの応用
門田和樹神戸大SDM2020-51
抄録 (和) 半導体集積回路技術において、電源ノイズに起因した電磁両立性、パワーインテグリティが課題となっている。シリコン基板の裏面にCu配線を埋め込む裏面埋設配線により電源供給網を形成することで、低い並列配線抵抗、裏面埋設配線とシリコン基板間の寄生容量が実現され、電源ノイズを削減できる。本稿では暗号エンジン搭載ICチップを三次元積層で実装し、裏面埋設配線により電源供給を行った際の電源ノイズ削減効果を評価した。また、裏面埋設配線により実現される分布容量により電源ノイズが低減される点に着目し、電源ノイズ低減の効果をサイドチャネル漏洩の評価によりセキュリティの観点から確認した。 
(英) In semiconductor integrated circuits, power signal integrity(PSI) and electromagnetic compatibility caused by power supply noise are critical issues. Secure three-dimensional (3D) CMOS chip stacks with backside buried metal (BBM) routing provide low series impedance and high decoupling capability in a power delivery network (PDN), thanks to its distributed capacitances over a full-chip backside area. The Si demonstrator with cryptographic functionality was fabricated with post-Si wafer-level BBM Cu processing. The capacitance of BBM structure and it’s suppression effect are evaluated. And we also confirm that 3D BBM PDN also effectively reduces power side channel information leakage.
キーワード (和) シリコン基板裏面 / 電源ノイズ / パワーシグナルインテグリティ / オンチップモニタ / 電磁両立性 / サイドチャネル漏洩 / 暗号エンジン /  
(英) Si substrate backside / Power supply noise / Power signal integrity / On chip monitoring / Electromagnetic compatibility / Side channel leakage / Cryptographic engine /  
文献情報 信学技報, vol. 120, no. 352, SDM2020-51, pp. 8-12, 2021年1月.
資料番号 SDM2020-51 
発行日 2021-01-21 (SDM) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード SDM2020-51

研究会情報
研究会 SDM  
開催期間 2021-01-28 - 2021-01-28 
開催地(和) オンライン開催 
開催地(英) Online 
テーマ(和) 先端CMOSデバイス・ プロセス技術(IEDM特集) 
テーマ(英)  
講演論文情報の詳細
申込み研究会 SDM 
会議コード 2021-01-SDM 
本文の言語 日本語 
タイトル(和) CMOS裏面埋設配線による電源供給網と電源容量の形成およびセキュリティ向け三次元積層チップへの応用 
サブタイトル(和)  
タイトル(英) Secure 3D CMOS Chip Stacks with Backside Buried Metal Power Delivery Networks for Distributed Decoupling Capacitance 
サブタイトル(英)  
キーワード(1)(和/英) シリコン基板裏面 / Si substrate backside  
キーワード(2)(和/英) 電源ノイズ / Power supply noise  
キーワード(3)(和/英) パワーシグナルインテグリティ / Power signal integrity  
キーワード(4)(和/英) オンチップモニタ / On chip monitoring  
キーワード(5)(和/英) 電磁両立性 / Electromagnetic compatibility  
キーワード(6)(和/英) サイドチャネル漏洩 / Side channel leakage  
キーワード(7)(和/英) 暗号エンジン / Cryptographic engine  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 門田 和樹 / Kazuki Monta / モンタ カズキ
第1著者 所属(和/英) 神戸大学 (略称: 神戸大)
Kobe University (略称: Kobe Univ.)
第2著者 氏名(和/英/ヨミ) / /
第2著者 所属(和/英) (略称: )
(略称: )
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2021-01-28 14:05:00 
発表時間 30 
申込先研究会 SDM 
資料番号 IEICE-SDM2020-51 
巻番号(vol) IEICE-120 
号番号(no) no.352 
ページ範囲 pp.8-12 
ページ数 IEICE-5 
発行日 IEICE-SDM-2021-01-21 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会