| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2020-11-17 09:30 誘導結合無線通信インターフェース搭載チップにおける抵抗分布解析 ○茅島秀人・天野英晴・四手井綱章（慶大）  VLD2020-19 ICD2020-39 DC2020-39 RECONF2020-38 エレソ技報アーカイブへのリンク：ICD2020-39 |
|
| 抄録 | （和） | 3 次元積層の1 つであるビルディングブロック型計算システムは、コイル間の電磁誘導を利用した誘導結合無線通信インターフェースTCI(Through Chip Interface) を用いてチップ間通信を実現する。しかし、TCI は設計値より多くの電圧を必要とし、設計値より低い動作周波数を出力するという問題を抱えている。本論文ではこの問題を解決するため、TCI を搭載した各チップの抵抗分布解析を行った結果を示す。 |
| （英） | Building Block Computing Systems, one of the 3D stacked LSI systems, use a wireless communication interface TCI (Through Chip Interface) using electromagnetic induction between coils as an inter-chip communication technology. However, TCI needs more voltages than designed values and outputs lower operating frequencies than designed values. To solve this problem, we show the results of resistance distribution analysis for each chip with TCI. | |
| キーワード | （和） | ビルディングブロック型計算システム / ThruChip Interface / 3次元積層LSI / / / / / |
| （英） | Building block computing system / ThruChip Interface / 3-D stacked VLSIs / / / / / | |
| 文献情報 | 信学技報, vol. 120, no. 234, VLD2020-19, pp. 48-53, 2020年11月. | |
| 資料番号 | VLD2020-19 | |
| 発行日 | 2020-11-10 (VLD, ICD, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2020-19 ICD2020-39 DC2020-39 RECONF2020-38 エレソ技報アーカイブへのリンク：ICD2020-39 |
|
| 研究会情報 | |
| 研究会 | VLD DC RECONF ICD IPSJ-SLDM |
| 開催期間 | 2020-11-17 - 2020-11-18 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | デザインガイア2020 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2020 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2020-11-VLD-DC-RECONF-ICD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 誘導結合無線通信インターフェース搭載チップにおける抵抗分布解析 |
| サブタイトル（和） | |
| タイトル（英） | Analysis of Resistance Distribution in Chips with Inductive Coupling Wireless Communication Interface |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ビルディングブロック型計算システム / Building block computing system |
| キーワード(2)（和/英） | ThruChip Interface / ThruChip Interface |
| キーワード(3)（和/英） | 3次元積層LSI / 3-D stacked VLSIs |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 茅島 秀人 / Hideto Kayashima / カヤシマ ヒデト |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / アマノ ヒデハル |
| 第2著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 四手井 綱章 / Tsunaaki Shidei / シデイ ツナアキ |
| 第3著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2020-11-17 09:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2020-19, ICD2020-39, DC2020-39, RECONF2020-38 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | no.234(VLD), no.235(ICD), no.236(DC), no.237(RECONF) |
| ページ範囲 | pp.48-53 |
| ページ数 | 6 |
| 発行日 | 2020-11-10 (VLD, ICD, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]