お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年7月開催)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2020-03-04 13:00
2電源を用いた不揮発性フリップフロップの提案と評価
秋葉爽輔宇佐美公良芝浦工大VLD2019-99 HWS2019-72
抄録 (和) LSIのリーク電力削減手法の1つに、磁気トンネル接合(MTJ:Magnetic Tunnel Junction)素子を利用した不揮発性パワーゲーティング(NVPG:NonVolatile Power Gating)がある。NVPGでは、フリップフロップのような揮発性回路をMTJによって不揮発化するため、PGの電源遮断によってデータが消失する問題を解決している。しかし、不揮発性フリップフロップ(NVFF:NonVolatile Flip-Flop)の電源電圧を下げて動作させた場合、通常動作よりも先にMTJへの書込み・読出し動作(不揮発動作)が正常に動作しなくなる。そのため、不揮発動作の動作限界に合わせて電源電圧を設定する必要がある。一方、FFを含むロジック回路は、電力削減のため低電圧で動作させたい。そこで、NVFFにおける通常動作をより低い電圧で動作可能にするため、通常動作を低い電圧で、不揮発動作を高い電圧で行う、2電源を用いたNVFF回路の提案・評価を行った。 
(英) One of the leakage reduction techniques is nonvolatile power gating(NVPG) by using magnetic tunnel junction(MTJ). In the NVPG, volatile circuits such as a flip-flop are made nonvolatile by applying the MTJ, so solving the problem of losing data due to power off of the PG. However, when the power supply voltage for nonvolatile flip-flop (NVFF) is lowered gradually, writing to MTJ and reading from MTJ (nonvolatile operation) do not work properly. Although we have to choose the power supply voltage of NVFF within the limit of working nonvolatile operation properly, we want to make logic circuits including the FF operate at a low voltage for power consumption. In this paper, in order to enable normal operation in NVFF at lower voltage, we propose NVFF circuit using two power supplies.
キーワード (和) パワーゲーティング / MTJ / フリップフロップ / / / / /  
(英) Power-Gating / MTJ / Flip-Flop / / / / /  
文献情報 信学技報, vol. 119, no. 443, VLD2019-99, pp. 31-36, 2020年3月.
資料番号 VLD2019-99 
発行日 2020-02-26 (VLD, HWS) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2019-99 HWS2019-72

研究会情報
研究会 HWS VLD  
開催期間 2020-03-04 - 2020-03-07 
開催地(和) 沖縄県青年会館 
開催地(英) Okinawa Ken Seinen Kaikan 
テーマ(和) システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 
テーマ(英) Design Technology for System-on-Silicon, Hardware Security, etc. 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2020-03-HWS-VLD 
本文の言語 日本語 
タイトル(和) 2電源を用いた不揮発性フリップフロップの提案と評価 
サブタイトル(和)  
タイトル(英) MTJ-based Nonvolatile Flip-Flop Circuit Using Dual Power Supplies for Low-voltage Operation 
サブタイトル(英)  
キーワード(1)(和/英) パワーゲーティング / Power-Gating  
キーワード(2)(和/英) MTJ / MTJ  
キーワード(3)(和/英) フリップフロップ / Flip-Flop  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 秋葉 爽輔 / Sosuke Akiba / アキバ ソウスケ
第1著者 所属(和/英) 芝浦工業大学 (略称: 芝浦工大)
Shibaura Institute of Technology (略称: SIT)
第2著者 氏名(和/英/ヨミ) 宇佐美 公良 / Kimiyoshi Usami / ウサミ キミヨシ
第2著者 所属(和/英) 芝浦工業大学 (略称: 芝浦工大)
Shibaura Institute of Technology (略称: SIT)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2020-03-04 13:00:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2019-99,IEICE-HWS2019-72 
巻番号(vol) IEICE-119 
号番号(no) no.443(VLD), no.444(HWS) 
ページ範囲 pp.31-36 
ページ数 IEICE-6 
発行日 IEICE-VLD-2020-02-26,IEICE-HWS-2020-02-26 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会