お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2020-03-04 10:30
EVBDDに基づく初等関数回路の設計検証
福原浩人永山 忍稲木雅人若林真一広島市大VLD2019-96 HWS2019-69
抄録 (和) 本稿では,EVBDD (Edge-Valued Binary Decision Diagram) に基づく初等関数回路の設計検証手法を提案する.提案手法は,検証対象となる回路をEVBDDでコンパクトに表現し,設計仕様を表現する EVBDD (参照モデル)と比較することで回路の最大誤差を算出する.算出した最大誤差が許容範囲内かを確認することで初等関数回路を形式的に検証できる.回路から EVBDD を効率よく自動生成するために,回路内の算術演算に対応した EVBDD の演算アルゴリズムも提案する.計算機実験により,提案検証法の効率を示す. 
(英) This paper proposes a design verification based on edge-valued binary decision
diagrams (EVBDDs) for elementary function generators.
In the proposed method, target circuits are compactly represetend by EVBDDs,
and the maximum errors of the circuits are computed by comparing with EVBDDs
representing design specifications (i.e., reference models).
We can formally verify elementary function generators by making sure if the
maximum errors are tolerable.
To efficiently generate EVBDDs from the target circuits, this paper also
presents some arithmetic operation algorithms for EVBDDs that corresponds
to arithmetic operations in the circuits.
Experimental results show the efficiency of the proposed verification method.
キーワード (和) EVBDD / 初等関数回路の検証 / 形式的検証 / グラフ演算 / / / /  
(英) EVBDD / design verification of elementary function generators / formal verification / graph operations / / / /  
文献情報 信学技報, vol. 119, no. 443, VLD2019-96, pp. 13-18, 2020年3月.
資料番号 VLD2019-96 
発行日 2020-02-26 (VLD, HWS) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2019-96 HWS2019-69

研究会情報
研究会 HWS VLD  
開催期間 2020-03-04 - 2020-03-07 
開催地(和) 沖縄県青年会館 
開催地(英) Okinawa Ken Seinen Kaikan 
テーマ(和) システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 
テーマ(英) Design Technology for System-on-Silicon, Hardware Security, etc. 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2020-03-HWS-VLD 
本文の言語 日本語 
タイトル(和) EVBDDに基づく初等関数回路の設計検証 
サブタイトル(和)  
タイトル(英) An EVBDD-based Design Verification for Elementary Function Generators 
サブタイトル(英)  
キーワード(1)(和/英) EVBDD / EVBDD  
キーワード(2)(和/英) 初等関数回路の検証 / design verification of elementary function generators  
キーワード(3)(和/英) 形式的検証 / formal verification  
キーワード(4)(和/英) グラフ演算 / graph operations  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 福原 浩人 / Hiroto Fukuhara / フクハラ ヒロト
第1著者 所属(和/英) 広島市立大学 (略称: 広島市大)
Hiroshima City University (略称: HCU)
第2著者 氏名(和/英/ヨミ) 永山 忍 / Shinobu Nagayama / ナガヤマ シノブ
第2著者 所属(和/英) 広島市立大学 (略称: 広島市大)
Hiroshima City University (略称: HCU)
第3著者 氏名(和/英/ヨミ) 稲木 雅人 / Masato Inagi / イナギ マサト
第3著者 所属(和/英) 広島市立大学 (略称: 広島市大)
Hiroshima City University (略称: HCU)
第4著者 氏名(和/英/ヨミ) 若林 真一 / Shin'ichi Wakabayashi / ワカバヤシ シンイチ
第4著者 所属(和/英) 広島市立大学 (略称: 広島市大)
Hiroshima City University (略称: HCU)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2020-03-04 10:30:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2019-96,IEICE-HWS2019-69 
巻番号(vol) IEICE-119 
号番号(no) no.443(VLD), no.444(HWS) 
ページ範囲 pp.13-18 
ページ数 IEICE-6 
発行日 IEICE-VLD-2020-02-26,IEICE-HWS-2020-02-26 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会