お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2020-02-26 12:25
アンロールドアーキテクチャを利用したグリッチPUFとその評価
野崎佑典吉川雅弥名城大DC2019-91
抄録 (和) Large Scale Integration(LSI)の認証技術として,Physically Unclonable Function(PUF)が注目されている.これまで多くのPUFが提案されており,中でもグリッチPUFは良好なPUF性能と高いセキュリティ耐性を持つPUFである.これまでに報告されているグリッチPUFは,AES暗号のS-BOX回路を利用しており,AES暗号以外を利用したものは報告されていない.そこで本研究では,今後のIoTシステムでのセキュリティを強化するために,組込み機器での利用が期待される軽量暗号を用いたPUF応用として,軽量暗号を利用したグリッチPUFを提案する.提案PUFでは,特に1クロックでの暗号化が可能な低遅延軽量暗号PRINCEの構造を利用する.評価実験では,Field Programmable Gate Array(FPGA)に提案PUFを実装し,均一性,安定性,差異性,ユニーク性について評価した.その結果,どの指標においても良好な性能を持つことを明らかにした. 
(英) The physically unclonable functions (PUFs) have attracted attention as technologies for authentication of large scale integration (LSI). Several PUFs have been proposed, and the glitch PUF has good PUF performances and high security against illegal attacks. Previous studies utilize an S-BOX circuit of AES encryption for glitch PUF; however, the glitch PUF using other circuits than AES has not been reported. Therefore, this study proposes a new glitch PUF using a lightweight cipher, which can be used in IoT devices with strict implementation constraints, in order to enhance the security of IoT system in the future. The proposed PUF utilizes a low-latency lightweight cipher PRINCE which can encrypt data with 1 clock. Experiments implemented the proposed PUF into a field programmable gate array (FPGA) and evaluated uniformity, steadiness, diffuseness, and uniqueness. Experimental results clarified that the proposed PUF had good performances in each indicator.
キーワード (和) PUF / グリッチPUF / 軽量暗号 / PRINCE / ハードウェアセキュリティ / / /  
(英) PUF / Glitch PUF / Lightweight Cipher / PRINCE / Hardware Security / / /  
文献情報 信学技報, vol. 119, no. 420, DC2019-91, pp. 31-36, 2020年2月.
資料番号 DC2019-91 
発行日 2020-02-19 (DC) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード DC2019-91

研究会情報
研究会 DC  
開催期間 2020-02-26 - 2020-02-26 
開催地(和) 機械振興会館 
開催地(英)  
テーマ(和) VLSI設計とテストおよび一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 DC 
会議コード 2020-02-DC 
本文の言語 日本語 
タイトル(和) アンロールドアーキテクチャを利用したグリッチPUFとその評価 
サブタイトル(和)  
タイトル(英) Glitch PUF utilizing Unrolled Architecture and its Evaluation 
サブタイトル(英)  
キーワード(1)(和/英) PUF / PUF  
キーワード(2)(和/英) グリッチPUF / Glitch PUF  
キーワード(3)(和/英) 軽量暗号 / Lightweight Cipher  
キーワード(4)(和/英) PRINCE / PRINCE  
キーワード(5)(和/英) ハードウェアセキュリティ / Hardware Security  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 野崎 佑典 / Yusuke Nozaki / ノザキ ユウスケ
第1著者 所属(和/英) 名城大学 (略称: 名城大)
Meijo University (略称: Meijo Univ.)
第2著者 氏名(和/英/ヨミ) 吉川 雅弥 / Masaya Yoshikawa / ヨシカワ マサヤ
第2著者 所属(和/英) 名城大学 (略称: 名城大)
Meijo University (略称: Meijo Univ.)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2020-02-26 12:25:00 
発表時間 25 
申込先研究会 DC 
資料番号 IEICE-DC2019-91 
巻番号(vol) IEICE-119 
号番号(no) no.420 
ページ範囲 pp.31-36 
ページ数 IEICE-6 
発行日 IEICE-DC-2020-02-19 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会