| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2020-01-30 13:10 ［招待講演］MOSアナログLSI回路のサインオフ検証の適正化 ○小川公裕（サクセスインターナショナル）  CAS2019-70 ICTSSL2019-39 |
|
| 抄録 | （和） | MOSアナログ回路の設計歩留まりを保証するためのサインオフ検証では、デジタル回路のサインオフとは異なる検証方法が必要な事は以前から知られている。特にデジタルで使われる Fast/Slow と言う Ids の Max/Min だけに着目した基準では正しい検証が出来ない。しかしながら、日本の設計現場では相変わらずデジタルと同じ考えでの検証方法が伝統的に使い続けられていて、検証が正しく出来ていないため、結果的にオーバースペック、アンダースペックの問題を起こしていると推測される。この講演では、その問題点を再確認し、あるべき検証の姿を示す。アナログ設計検証現場への一石となることを願っております。 |
| （英） | In analog MOS circuit sign-off verification to guarantee design yield, it is well known that analog oriented methodology is mandatory, different from digital sign-off. Especially, Fast/Slow metric for digital considering only Max/Min of Ids is not good enough for analog. However, in Japanese analog design, the traditional sign-off methodology based on digital is still widely used, therefore I guess analog sign-off sometimes has some problems such as over-spec or under-spec. In this presentation, I will show the drawbacks of digital sign-off and the recommended analog sign-off. I hope this will make a turning point for Japanese analog designers. | |
| キーワード | （和） | MOSアナログ回路 / サインオフ / Fast/Slowコーナー / 設計歩留まり / / / / |
| （英） | MOS Analog Circuit / Sign-off / Fast/Slow Corner / Design Yield / / / / | |
| 文献情報 | 信学技報, vol. 119, no. 400, CAS2019-70, pp. 35-41, 2020年1月. | |
| 資料番号 | CAS2019-70 | |
| 発行日 | 2020-01-23 (CAS, ICTSSL) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2019-70 ICTSSL2019-39 |
|
| 研究会情報 | |
| 研究会 | ICTSSL CAS |
| 開催期間 | 2020-01-30 - 2020-01-31 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | |
| テーマ（和） | 学生セッション，一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | CAS |
| 会議コード | 2020-01-ICTSSL-CAS |
| 本文の言語 | 日本語 |
| タイトル（和） | MOSアナログLSI回路のサインオフ検証の適正化 |
| サブタイトル（和） | |
| タイトル（英） | A Proposal of MOS LSI Analog Sign-Off Verification. |
| サブタイトル（英） | |
| キーワード(1)（和/英） | MOSアナログ回路 / MOS Analog Circuit |
| キーワード(2)（和/英） | サインオフ / Sign-off |
| キーワード(3)（和/英） | Fast/Slowコーナー / Fast/Slow Corner |
| キーワード(4)（和/英） | 設計歩留まり / Design Yield |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小川 公裕 / Kimihiro Ogawa / オガワ キミヒロ |
| 第1著者 所属（和/英） | サクセスインターナショナル株式会社 (略称： サクセスインターナショナル) Success International Inc. (略称： Success Inc.) |
| 第2著者 氏名（和/英/ヨミ） | / / |
| 第2著者 所属（和/英） | (略称： ) (略称： ) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2020-01-30 13:10:00 |
| 発表時間 | 60分 |
| 申込先研究会 | CAS |
| 資料番号 | CAS2019-70, ICTSSL2019-39 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | no.400(CAS), no.401(ICTSSL) |
| ページ範囲 | pp.35-41 |
| ページ数 | 7 |
| 発行日 | 2020-01-23 (CAS, ICTSSL) |
[研究会発表申込システムのトップページに戻る]