| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2020-01-23 14:45 簡易ディジタルスパイキングニューロンとそのFPGA実装に関する一考察 ○米田友洋（NII）  VLD2019-75 CPSY2019-73 RECONF2019-65 |
|
| 抄録 | （和） | 必要リソース量，消費電力の少ないFPGA実現を得ることを目的に，簡易化したディジタルスパイキングニューロンを考案した．学習アルゴリズムとしてGA(Genetic Algorithm)に基づく手法を用いているが，その効率化に対する検討も行なった．Iris-datasetに対して，同程度の推論精度を持つ低精度ANN (Artificial Neural Network)と，必要リソース数，必要消費電力等について比較した． |
| （英） | A simplified digital spiking neural network implementable on FPGAs is proposed in order to reduce necessary resources and power consumption. An idea to improve a GA (Genetic Algorithm)-based learning algorithm is also discussed. Several comparison results with a low precision ANN (Artificial Neural Network) are shown. | |
| キーワード | （和） | スパイキングニューラルネットワーク / ディジタルスパイキングニューロン / 遺伝的アルゴリズム / FPGA実装 / / / / |
| （英） | Spiking neural networks / Digital spiking neurons / GA(Genetic Algorithm) / FPGA implementation / / / / | |
| 文献情報 | 信学技報, vol. 119, no. 373, RECONF2019-65, pp. 135-140, 2020年1月. | |
| 資料番号 | RECONF2019-65 | |
| 発行日 | 2020-01-15 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2019-75 CPSY2019-73 RECONF2019-65 |
|
| 研究会情報 | |
| 研究会 | IPSJ-SLDM RECONF VLD CPSY IPSJ-ARC |
| 開催期間 | 2020-01-22 - 2020-01-24 |
| 開催地（和） | 慶応義塾大学 日吉キャンパス 来往舎 |
| 開催地（英） | Raiosha, Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2020-01-SLDM-RECONF-VLD-CPSY-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | 簡易ディジタルスパイキングニューロンとそのFPGA実装に関する一考察 |
| サブタイトル（和） | |
| タイトル（英） | Study of a Simplified Digital Spiking Neuron and Its FPGA Implementation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | スパイキングニューラルネットワーク / Spiking neural networks |
| キーワード(2)（和/英） | ディジタルスパイキングニューロン / Digital spiking neurons |
| キーワード(3)（和/英） | 遺伝的アルゴリズム / GA(Genetic Algorithm) |
| キーワード(4)（和/英） | FPGA実装 / FPGA implementation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 米田 友洋 / Tomohiro Yoneda / ヨネダ トモヒロ |
| 第1著者 所属（和/英） | 国立情報学研究所 (略称： NII) National Institute of Informatics (略称： NII) |
| 第2著者 氏名（和/英/ヨミ） | / / |
| 第2著者 所属（和/英） | (略称： ) (略称： ) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2020-01-23 14:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2019-75, CPSY2019-73, RECONF2019-65 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | no.371(VLD), no.372(CPSY), no.373(RECONF) |
| ページ範囲 | pp.135-140 |
| ページ数 | 6 |
| 発行日 | 2020-01-15 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]