講演抄録/キーワード |
講演名 |
2019-12-23 16:20
テラヘルツ動作IC実現に向けたInPウェハレベル裏面配線プロセス ○堤 卓也・濱田裕史・杉山弘樹・野坂秀之・松崎秀昭(NTT) ED2019-82 エレソ技報アーカイブへのリンク:ED2019-82 |
抄録 |
(和) |
近年InP-HEMT やInP-HBT によるサブミリ波帯集積回路(SMMIC: Submillimeter-wave monolithic ICs)の高性能化に伴い,これを応用したサブミリ波高速無線伝送技術が注目を集めている.これまで我々は,InP基板の裏面研削・薄化,基板貫通ヴィアの高密度形成からなる裏面プロセスを開発し,基板共振の抑制によるSMMICの安定動作化を実現してきた.本稿では,SMMICの裏面に厚膜配線をパタンニングし,トランジスタへのバイアス配線を高電流容量化させる,より高度化した裏面配線プロセス技術について報告する.実際にサブミリ波帯パワーアンプに裏面配線プロセスを適用し,従来では表面回路に形成されていたバイアス配線を裏面側に形成した結果,レイアウト起因の損失を抑制し,300 GHzにおいて世界最高レベルの飽和出力である+9.5 dBmを得た. |
(英) |
The sub-millimeter-wave band would be utilized in future mobile networks to cope with increasing data rates. InP-based SMMIC (Submillimeter-wave monolithic ICs) have attracted much attention because InP-based transistors feature superior RF characteristics. This paper reports wafer-level backside process technology consists of thinning a 3-inch InP wafer, forming dense vias, backside metalization with single-level wiring. We also applied the developed backside bias-lines to an actual SMMIC in order to enhance IC layout effectiveness and reduce electric loss of the RF signals. Finally, we successfully demonstrate a power amplifier with the world’s highest level output power of +9.5 dBm up to the 300-GHz range without any degradation of transistor characteristics. |
キーワード |
(和) |
サブミリ波IC / インジウム燐 / ウェハレベル裏面配線プロセス / 裏面配線 / 高電子移動度電界効果トランジスタ / ヘテロ接合バイポーラトランジスタ / / |
(英) |
SubmiIIimeter-wave monolithic ICs (SMMICs) / Indium phosphide (InP) / (InP),Wafer-level backside process / backside lines / High electron mobility transistors (HEMTs) / Heterojunction bipolar transistors (HBTs) / / |
文献情報 |
信学技報, vol. 119, no. 353, ED2019-82, pp. 23-28, 2019年12月. |
資料番号 |
ED2019-82 |
発行日 |
2019-12-16 (ED) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ED2019-82 エレソ技報アーカイブへのリンク:ED2019-82 |