講演抄録/キーワード |
講演名 |
2019-12-20 16:30
長期信頼性試験におけるオンチップ遅延測定による劣化観測 ○三宅庸資・加藤隆明・梶原誠司(九工大)・麻生正雄・二見治司・松永恵士(シスウェーブ)・三浦幸也(首都大東京) DC2019-85 |
抄録 |
(和) |
最先端のVLSIでは経年劣化に起因する故障の増加が懸念されている.回路の劣化による遅延の増加を検出するには,フィールドで定期的に遅延測定を行うことが有効である.著者らは,論理回路の組込み自己テストに可変なテストクロックを用いるオンチップ遅延測定手法を提案し,実証実験を進めている.本研究では,提案した遅延測定回路の機能確認とその機能を利用したチップの劣化現象の観測を目的として,遅延測定回路のチップ試作とバーイン装置を使った長期的信頼性試験による遅延測定を行った.本稿は,実際に試作チップを高温で高電圧のストレス環境におくことで劣化現象である回路の遅延増加を確認できることを示し,提案したオンチップ遅延測定回路による劣化検知への有効性について議論する. |
(英) |
Avoidance of delay-related faults due to aging phenomena is an important issue of VLSI systems. Periodical delay measurement in-field is useful for not only fault detection but also fault prediction for such faults. An on-chip delay measurement method based on BIST (Built-In Self-Test) with variable test clock generation has been proposed. In this work experiments using a test chip of the delay measurement circuit was done for observing aging phenomenon in long-term reliability test. Aging is accelerated by exposing the chip to high stress condition such as high temperature and high voltage. The effectiveness of degradation detection using the on-chip delay measurement circuit is discussed by evaluation with long-term reliability test. |
キーワード |
(和) |
フィールドテスト / 論理BIST / 遅延測定 / 劣化検知 / 長期信頼性試験 / / / |
(英) |
Field test / Logic BIST / Delay measurement / Degradation detection / Long-term reliability test / / / |
文献情報 |
信学技報, vol. 119, no. 351, DC2019-85, pp. 37-42, 2019年12月. |
資料番号 |
DC2019-85 |
発行日 |
2019-12-13 (DC) |
ISSN |
Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
DC2019-85 |