お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2019-11-14 15:05
省エネルギー二値化ニューラルネットワーク向けMTJベース積和演算回路の構成
千葉智貴夏井雅典羽生貴弘東北大ICD2019-32 IE2019-38 エレソ技報アーカイブへのリンク:ICD2019-32
抄録 (和) 本稿では,二値化ニューラルネットワークハードウェアへの適用に向けた,次世代不揮発記憶素子を活用した積和演算および活性化関数処理のための回路構成法について述べる.不揮発記憶素子を演算部に混載集積することで畳込み演算におけるメモリアクセスのコストを削減するとともに,電流モード線形加算を用いて乗算結果の累算と活性化関数処理を一括で行う新回路方式を採用することにより,省エネルギーかつコンパクトなニューラルネットワークハードウェアが実装可能であることを示す. 
(英) In this paper, we propose a design of a computational unit for multiply-accumulate (MAC) operations and activation functions utilizing a next-generation nonvolatile memory device for binarized neural network hardware. The proposed circuit reduces the memory access cost by embedding nonvolatile memory devices into logic cells. In addition, the proposed circuit performs the accumulation and activation functions at once by a new circuit configuration based on current-mode linear summation. Through an experimental evaluation of the proposed circuit, we show the impact of the proposed design scheme on compact and energy-efficient neural network hardware.
キーワード (和) 二値化ニューラルネットワーク / 不揮発記憶素子 / XNOR / ビットカウント / ばらつき補正 / / /  
(英) binarized neural networks / nonvolatile memory / XNOR / bitcounting / variation compensation / / /  
文献情報 信学技報, vol. 119, no. 284, ICD2019-32, pp. 19-24, 2019年11月.
資料番号 ICD2019-32 
発行日 2019-11-07 (ICD, IE) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード ICD2019-32 IE2019-38 エレソ技報アーカイブへのリンク:ICD2019-32

研究会情報
研究会 VLD DC CPSY RECONF ICD IE IPSJ-SLDM IPSJ-EMB 
開催期間 2019-11-13 - 2019-11-15 
開催地(和) 愛媛県男女共同参画センター 
開催地(英) Ehime Prefecture Gender Equality Center 
テーマ(和) デザインガイア2019 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2019 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2019-11-VLD-DC-CPSY-RECONF-ICD-IE-SLDM-EMB-ARC 
本文の言語 日本語 
タイトル(和) 省エネルギー二値化ニューラルネットワーク向けMTJベース積和演算回路の構成 
サブタイトル(和)  
タイトル(英) Design of an MTJ-Based Multiply-Accumulate Operation Circuit for an Energy-Efficient Binarized Neural Networks 
サブタイトル(英)  
キーワード(1)(和/英) 二値化ニューラルネットワーク / binarized neural networks  
キーワード(2)(和/英) 不揮発記憶素子 / nonvolatile memory  
キーワード(3)(和/英) XNOR / XNOR  
キーワード(4)(和/英) ビットカウント / bitcounting  
キーワード(5)(和/英) ばらつき補正 / variation compensation  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 千葉 智貴 / Tomoki Chiba / チバ トモキ
第1著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第2著者 氏名(和/英/ヨミ) 夏井 雅典 / Masanori Natsui / ナツイ マサノリ
第2著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第3著者 氏名(和/英/ヨミ) 羽生 貴弘 / Takahiro Hanyu / ハニュウ タカヒロ
第3著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2019-11-14 15:05:00 
発表時間 25分 
申込先研究会 ICD 
資料番号 ICD2019-32, IE2019-38 
巻番号(vol) vol.119 
号番号(no) no.284(ICD), no.285(IE) 
ページ範囲 pp.19-24 
ページ数
発行日 2019-11-07 (ICD, IE) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会