電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2019-10-12 11:45
IzhikvichニューロンモデルアナログMOS回路のLSI実装とその評価
田村祐樹守谷 哲加藤達暉櫻庭政夫佐藤茂雄堀尾喜彦東北大
抄録 (和) 脳神経系ネットワークが行う高度で低消費電力な情報処理を模倣したニューロモルフィックハードウェアを実現するために, 少ない計算量で多様なスパイク活動を再現することが出来るIzhikevichニューロンモデルが有用である. 前回の報告では, 2008年にWijekoonとDudekによって提案されたIzhikevichモデルニューロン回路とIzhikevichモデルの相違点を基に新たな回路を提案し, 提案回路の相平面解析とSPICEシミュレーションの結果を報告した. 本研究では, 65 nmのCMOSプロセスを用いてLSIに実装した提案回路の測定結果を報告し, SPICEシミュレーションの結果と比較することでLSIチップの評価を行った. 提案回路を実装したLSIチップの測定にて, 4種類の想定されたスパイクを観測することに成功した. 
(英) The Izhikevich neuron model, which can reproduce various spike activities with a small amount of calculation, is indispensable to construct a new neuromorphic hardware for high order and low power information processing like biological neural network. In the previous report, we proposed a new Izhikevich model neuron circuit based on the discrepancies between the Izhikevich neuron model and the Izhikevich model neuron circuit proposed by Wijekoon and Dudek in 2008, and investigated the dynamics of our proposed circuit by phase plane analysis and SPICE simulation. In this research, we implemented our proposed circuit on an LSI chip using 65nm CMOS technology and compared its dynamics with that of SPICE simulation. By LSI chip measurement, we successfully observed four types of spikes as expected.
キーワード (和) Izhikevichニューロンモデル / アナログニューロン回路 / SPICEシミュレーション / 相平面解析 / アナログLSI / / /  
(英) Izhikevich Neuron Model / Analog Neuron Circuit / SPICE Simulation / Phase Plane Analysis / Analog LSI / / /  
文献情報 信学技報, vol. 119, no. 225, NC2019-35, pp. 69-73, 2019年10月.
資料番号 NC2019-35 
発行日 2019-10-04 (MBE, NC) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 MBE NC  
開催期間 2019-10-11 - 2019-10-12 
開催地(和) 東北大学 
開催地(英)  
テーマ(和) BCI/BMIとその周辺,ME,一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 NC 
会議コード 2019-10-MBE-NC 
本文の言語 日本語 
タイトル(和) IzhikvichニューロンモデルアナログMOS回路のLSI実装とその評価 
サブタイトル(和)  
タイトル(英) LSI Implementation and Its Evaluation of an Izhikevich Model Neuron Analog MOS Circuit 
サブタイトル(英)  
キーワード(1)(和/英) Izhikevichニューロンモデル / Izhikevich Neuron Model  
キーワード(2)(和/英) アナログニューロン回路 / Analog Neuron Circuit  
キーワード(3)(和/英) SPICEシミュレーション / SPICE Simulation  
キーワード(4)(和/英) 相平面解析 / Phase Plane Analysis  
キーワード(5)(和/英) アナログLSI / Analog LSI  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 田村 祐樹 / Yuki Tamura / タムラ ユウキ
第1著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第2著者 氏名(和/英/ヨミ) 守谷 哲 / Satoshi Moriya / モリヤ サトシ
第2著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第3著者 氏名(和/英/ヨミ) 加藤 達暉 / Tatsuki Kato / カトウ タツキ
第3著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第4著者 氏名(和/英/ヨミ) 櫻庭 政夫 / Masao Sakuraba / サクラバ マサオ
第4著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第5著者 氏名(和/英/ヨミ) 佐藤 茂雄 / Shigeo Sato / サトウ シゲオ
第5著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第6著者 氏名(和/英/ヨミ) 堀尾 喜彦 / Yoshihiko Horio / ホリオ ヨシヒコ
第6著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2019-10-12 11:45:00 
発表時間 15 
申込先研究会 NC 
資料番号 IEICE-MBE2019-44,IEICE-NC2019-35 
巻番号(vol) IEICE-119 
号番号(no) no.224(MBE), no.225(NC) 
ページ範囲 pp.69-73 
ページ数 IEICE-5 
発行日 IEICE-MBE-2019-10-04,IEICE-NC-2019-10-04 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会