| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2019-09-19 16:00 二値化したYOLOシステムローコストFPGAでの実装 ○ウェイ カイジ・本田紘規・天野英晴（慶大）  RECONF2019-32 |
|
| 抄録 | （和） | ローエンドのエッジデバイスにおいて最先端の AI アプリケーションを動かすためには、高い消費電力と 計算リソース不足という 2 つの問題がある。我々はこれらの問題を解決するために、エネルギー効率が高く高速処理 ができることで知られるプラットフォームである FPGA(Field-Programmable Gate Array) を適用する。我々は研究 ツールとして低コストだがリソースが少ないボード PYNQ-Z1 を選んだ。これは python でプログラムができるボード で、このオブジェクトシステムには一番理想的な環境である。対象アプリケーションとして、ニューラルネットワー クを利用した高性能な物体検出システムである YOLO(You Only Look Once) システムを選択した。我々の研究の目 的は、このニューラルネットワークシステムを GPU からローエンドデバイスに移行させることである。このシステ ムのオリジナルのネットワークアーキテクチャは 53 層あるため、このローエンドボードで動作させるにはかなり重 い。そのためにネットワークアーキテクチャの軽量化とカスタマイズが必要になる。我々が行った工夫は以下の 2 つ である。1)Tiny YOLO の使用により、レイヤー数を 53 層から 22 層まで削減。2) ネットワークの一部を二値化した ことによる FPGA のリソース使用量の削減。しかしこの設計デザインでは Tiny YOLO のパフォーマンスと比較して 8.9 %ほど MAP(mean average precision:物体認識の精度) が落ちてしまった。最後にループの展開、パイプライン処 理および DSP48 と LUT のメモリ割り当ての調整を行い、デザイン全体を FPGA ボードに配置することによって、 FPGA に実装したアーキテクチャは CPU 実装と比べて 2.67 倍高速化されている。 |
| （英） | State-of-the-art AI application on low-end edge device faces two challenges: high energy utilization and resources deficiency which make these technologies inapproachable to people. To solve these problems, we apply the FPGA (Field- Programmable Gate Array) as a platform which is famous for its energy-efficiency and acceleration. We selected the resource- limited board PYNQ-Z1 as a research tool. It is a board that can be programmed in python and the extensive libraries in this language enable the development to come to be much easier. Besides, we choose the YOLO (You Only Look Once) system as our research object. Its scalability implies there is more space to explore. In our work, we would attempt to migrate one of the remarkable neural network systems YOLO v3 from GPU to a low-end device. In the original network architecture of this sys- tem, there are 53 layers in this neural network architecture which is quite heavy for this low-end board. Thus, some lightweight operation and network architecture customization are needed. In our design, we first refer to tiny YOLO which compresses layers from 53 to 22. Also, we binarize and customize a part of the network to further lower the weights of the whole architecture by 88.98% with degrading the accuracy of 8.9% comparing with tiny YOLO performance. Finally, we deploy the whole design to FPGA board with loop unrolling, pipelining and adjusting the memory allocation of DSP48 and LUT. In return, the architecture running on FPGA is 2.67× faster than it on the CPU core. | |
| キーワード | （和） | YOLO / 二値化ニューラルネットワーク / FPGA / ネットワーク構造カスタマイズ / 物体認識 / / / |
| （英） | YOLO / Binarized Neural Network / FPGA / Network customization / Object detection / / / | |
| 文献情報 | 信学技報, vol. 119, no. 208, RECONF2019-32, pp. 63-68, 2019年9月. | |
| 資料番号 | RECONF2019-32 | |
| 発行日 | 2019-09-12 (RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2019-32 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2019-09-19 - 2019-09-20 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | KITAKYUSHU Convention Center |
| テーマ（和） | リコンフィギャラブルシステム,一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2019-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 二値化したYOLOシステムローコストFPGAでの実装 |
| サブタイトル（和） | |
| タイトル（英） | The Implementation of Binarized YOLO System on Low-cost FPGA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | YOLO / YOLO |
| キーワード(2)（和/英） | 二値化ニューラルネットワーク / Binarized Neural Network |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | ネットワーク構造カスタマイズ / Network customization |
| キーワード(5)（和/英） | 物体認識 / Object detection |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | ウェイ カイジ / Kaijie Wei / ウェイ カイジ |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio) |
| 第2著者 氏名（和/英/ヨミ） | 本田 紘規 / Koki Honda / ホンダ コキ |
| 第2著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio) |
| 第3著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / アマノ ヒデハル |
| 第3著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2019-09-19 16:00:00 |
| 発表時間 | 20分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2019-32 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | no.208 |
| ページ範囲 | pp.63-68 |
| ページ数 | 6 |
| 発行日 | 2019-09-12 (RECONF) |
[研究会発表申込システムのトップページに戻る]