電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2019-09-06 10:50
FPGA内蔵CPUを用いたOVSオフロードの開発と評価
兵頭和樹清水貴志富士通研)・深野晴久富士通九州ネットワークテクノロジーズ)・麻野克仁富士通研)・松浦康道富士通CS2019-53
抄録 (和) NFV(Network Function Virtualization)ではサーバ内のパケット中継が増大し,高い中継性能を達成するために仮想スイッチに多数のCPUコアを割り当てる必要がある.そのためアプリケーションに割り当てるCPUコア数が不足する事態が発生しており,中継処理からCPUコアを解放するオフロード技術が注目されている.
本稿では,当社で開発を行ったFPGA内蔵CPUを用いたOVS(Open vSwitch)オフロードのアーキテクチャおよび評価結果を報告する. 
(英) In the NFV (Network Function Virtualization), quantum of packet relaying by software virtual switch is exploded in the server. So, many CPU cores are need to assign to software virtual switch in order to achieve high performance of packet relaying. It leads CPU cores are not enough for application. Offload technologies to release CPU cores from packet relaying by software are gathering attention in this situation. In this paper, we present architecture and experimental results of our implemented OVS acceleration with FPGA offload.
キーワード (和) 仮想スイッチ / FPGA / オフロード / NFV / / / /  
(英) Virtual Switch / FPGA / offload / NFV / / / /  
文献情報 信学技報, vol. 119, no. 196, CS2019-53, pp. 33-38, 2019年9月.
資料番号 CS2019-53 
発行日 2019-08-29 (CS) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CS2019-53

研究会情報
研究会 NS IN CS NV  
開催期間 2019-09-05 - 2019-09-06 
開催地(和) 東北大学 電気通信研究所 
開催地(英) Research Institute of Electrical Communication, Tohoku Univ. 
テーマ(和) セッション管理(SIP・IMS),相互接続技術/標準化,次世代・新世代・将来ネットワーク,クラウド/データセンタネットワーク,SDN(OpenFlow等)・NFV,IPv6,機械学習のネットワーク適用,一般
注:NV研究会は発表申込み締切日が異なります。NV研究会への発表申込はこちらからお願いします。 
テーマ(英) Session management (SIP/IMS), Interoperability/Standardization, NGN/NwGN/Future networks, Cloud/Data center networks, SDN (OpenFlow, etc.)/NFV, IPv6, Machine learning, etc. 
講演論文情報の詳細
申込み研究会 CS 
会議コード 2019-09-NS-IN-CS-NV 
本文の言語 日本語 
タイトル(和) FPGA内蔵CPUを用いたOVSオフロードの開発と評価 
サブタイトル(和)  
タイトル(英) Evaluation of OVS offload with FPGA 
サブタイトル(英)  
キーワード(1)(和/英) 仮想スイッチ / Virtual Switch  
キーワード(2)(和/英) FPGA / FPGA  
キーワード(3)(和/英) オフロード / offload  
キーワード(4)(和/英) NFV / NFV  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 兵頭 和樹 / Kazuki Hyoudou / ヒョウドウ カズキ
第1著者 所属(和/英) 株式会社富士通研究所 (略称: 富士通研)
Fujitsu Laboratories Limited (略称: Fujitsu Labs.)
第2著者 氏名(和/英/ヨミ) 清水 貴志 / Takashi Shimizu / シミズ タカシ
第2著者 所属(和/英) 株式会社富士通研究所 (略称: 富士通研)
Fujitsu Laboratories Limited (略称: Fujitsu Labs.)
第3著者 氏名(和/英/ヨミ) 深野 晴久 / Haruhisa Fukano / フカノ ハルヒサ
第3著者 所属(和/英) 富士通九州ネットワークテクノロジーズ (略称: 富士通九州ネットワークテクノロジーズ)
Fujitsu Kyushu Network Technologies Limited (略称: Fujitsu QNET)
第4著者 氏名(和/英/ヨミ) 麻野 克仁 / Katsuhito Asano / アサノ カツヒト
第4著者 所属(和/英) 株式会社富士通研究所 (略称: 富士通研)
Fujitsu Laboratories Limited (略称: Fujitsu Labs.)
第5著者 氏名(和/英/ヨミ) 松浦 康道 / Yasumichi Matsuura / マツウラ ヤスミチ
第5著者 所属(和/英) 富士通株式会社 (略称: 富士通)
Fujitsu Limited (略称: Fujitsu)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2019-09-06 10:50:00 
発表時間 25 
申込先研究会 CS 
資料番号 IEICE-CS2019-53 
巻番号(vol) IEICE-119 
号番号(no) no.196 
ページ範囲 pp.33-38 
ページ数 IEICE-6 
発行日 IEICE-CS-2019-08-29 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会