電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2019-06-13 11:20
ニューラルネットワークのハードウェア実装に向けた乱数生成手法の提案と検証
堀 三晟田向 権九工大
技報オンラインサービス実施中
抄録 (和) Restricted Boltzmann Machine (RBM)をはじめとする,確率的に動作するニューラルネットワークを省資源に
Field Programmable Gate Array (FPGA)などのディジタルハードウェアに実装するための,乱数生成手法を提案する.一般的にハードウェアでは線形帰還シフトレジスタなどを用いて乱数を生成するが,この手法は大量の回路資源を必要とし,深層学習を行うような大規模なニューラルネットワークの実装には向かない.そこで,一般的な乱数生成器を実装せずに,固定小数点演算時に生じる,切り捨てビットを乱数の代替として用い,求められる回路資源の削減を図る.本稿では,提案手法の性能評価のため,RBMに本手法を適用し,ソフトウェア上で,MNISTデータセットを学習させた. 
(英) This study proposes a hardware oriented random number generation method to implement a stochastically neural networks such as restricted Boltzmann machines (RBMs) into field programmable gate arrays (FPGAs). Generally, hardware oriented random number generators (RNGs) employ linear feedback shift registers (LFSRs). However, the RNGs require considerable circuit resources. Therefore, it is difficult to implement a large scale of neural network such as deep neural networks (DNNs) with the RNGs. In the proposed method, we employ the underflow bits from calculations by fixed-point numbers instead of the RNGs to reduce the circuit resources.
In this report, we implemented an RBM which employed the proposed method into a software environment and trained the MNIST dataset to evaluate it.
キーワード (和) 乱数生成器 / 制限付きボルツマンマシン / ディジタルハードウェア / FPGA / / / /  
(英) Random number generators / Restricted Boltzmann machines / Digital hardware / FPGA / / / /  
文献情報 信学技報, vol. 119, no. 78, SIS2019-1, pp. 1-4, 2019年6月.
資料番号 SIS2019-1 
発行日 2019-06-06 (SIS) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 SIS IPSJ-AVM ITE-3DIT  
開催期間 2019-06-13 - 2019-06-14 
開催地(和) 福江文化会館 
開催地(英) Fukue Culture Center 
テーマ(和) 知的マルチメディアシステム, 組込み応用システム, 立体映像技術, 一般 
テーマ(英) Intelligent Multimedia Systems, Applied Enbedded Systems, Three-Dimensional Image Technology (3DIT), etc. 
講演論文情報の詳細
申込み研究会 SIS 
会議コード 2019-06-SIS-AVM-3DIT 
本文の言語 日本語 
タイトル(和) ニューラルネットワークのハードウェア実装に向けた乱数生成手法の提案と検証 
サブタイトル(和)  
タイトル(英) A random number generation method for hardware implemented neural networks 
サブタイトル(英)  
キーワード(1)(和/英) 乱数生成器 / Random number generators  
キーワード(2)(和/英) 制限付きボルツマンマシン / Restricted Boltzmann machines  
キーワード(3)(和/英) ディジタルハードウェア / Digital hardware  
キーワード(4)(和/英) FPGA / FPGA  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 堀 三晟 / Sansei Hori / ホリ サンセイ
第1著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: Kyushu Inst. of Tech.)
第2著者 氏名(和/英/ヨミ) 田向 権 / Hakaru Tamukoh / タムコウ ハカル
第2著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: Kyushu Inst. of Tech.)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2019-06-13 11:20:00 
発表時間 20 
申込先研究会 SIS 
資料番号 IEICE-SIS2019-1 
巻番号(vol) IEICE-119 
号番号(no) no.78 
ページ範囲 pp.1-4 
ページ数 IEICE-4 
発行日 IEICE-SIS-2019-06-06 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会