講演抄録/キーワード |
講演名 |
2019-05-16 11:00
ピーク電流検出器を実装する際の処理および配線遅延を考慮した設計について ○古川雄大(福岡大)・上津原和也・柴田裕一郎(長崎大)・末次 正(福岡大)・黒川不二雄(長崎総合科学大) EE2019-4 |
抄録 |
(和) |
DC-DCコンバータの制御では,系の安定性を高めたり,高速応答性を実現したりするために電流モード制御が用いられている.中でも,ピーク電流モード制御は優れた安定性および応答性を示す.ディジタル制御電源においては,遅れ時間の悪影響を低減する意味でも,ピーク電流モード制御を実装することは重要である.本論文では,既に提案している電流―周波数変換方式ピーク電流モード制御の実装に際して,Field Programmable Gate Array(FPGA)内の処理および配線遅延が誤作動の要因になるため,それを考慮した設計について議論を行う.その結果として,信号間のタイミング調整のみで良好な動作を維持できることを確認した. |
(英) |
The current mode control is used to realize high stability and quick response as the control method for dc-dc converters. Especially, the peak current mode control performs such properties. In the digital control switching power supply, it is important to implement the peak current mode control reducing a bad influence of delay time included in the controller. The purpose of this paper is to discuss the design of peak current mode control with current – frequency conversion considering the processing and wiring delay, which is the cause of an incorrect action, in the Field Programmable Gate Array (FPGA). As a result, it is revealed that the timing adjustment of processed signals in FPGA brings a proper operation. |
キーワード |
(和) |
ピーク電流モード制御 / 電流―周波数変換 / / / / / / |
(英) |
Peak Current Mode Control / Current to Frequency Conversion / / / / / / |
文献情報 |
信学技報, vol. 119, no. 32, EE2019-4, pp. 17-21, 2019年5月. |
資料番号 |
EE2019-4 |
発行日 |
2019-05-09 (EE) |
ISSN |
Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
EE2019-4 |