お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年7月開催)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2019-05-15 15:25
SRAM-Based Synthesis for Multi-Output Gates
Xingming LeAmir Masoud GharehbaghiMasahiro FujitaThe Univ. of TokyoVLD2019-4
抄録 (和) (まだ登録されていません) 
(英) Conventionally a circuit is represented as a network of single-output gates. In this paper, we propose an implementation with SRAM for multiple-output gates. Due to SRAM's multi-output nature and SRAM cell's compact structure, using multi-output gates to represent the circuit may become good for area efficiency if synthesized in an ideal way. We will compare the traditional implementation and SRAM-based implementation of look-up tables(LUTs) by modeling, and perform the synthesis by merging the nodes with several methods. Finally, we estimate the possibility of area reduction based on the experimental results.
キーワード (和) / / / / / / /  
(英) multi-output gate / SRAM / LUT / logic synthesis / / / /  
文献情報 信学技報, vol. 119, no. 25, VLD2019-4, pp. 25-30, 2019年5月.
資料番号 VLD2019-4 
発行日 2019-05-08 (VLD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2019-4

研究会情報
研究会 VLD IPSJ-SLDM  
開催期間 2019-05-15 - 2019-05-15 
開催地(和) 東京工業大学 大岡山キャンパス 
開催地(英) Ookayama Campus, Tokyo Institute of Technology 
テーマ(和) システム設計および一般 
テーマ(英) System Design, etc. 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2019-05-VLD-SLDM 
本文の言語 英語 
タイトル(和)  
サブタイトル(和)  
タイトル(英) SRAM-Based Synthesis for Multi-Output Gates 
サブタイトル(英)  
キーワード(1)(和/英) / multi-output gate  
キーワード(2)(和/英) / SRAM  
キーワード(3)(和/英) / LUT  
キーワード(4)(和/英) / logic synthesis  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 楽 幸銘 / Xingming Le / ラク コウメイ
第1著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: The Univ. of Tokyo)
第2著者 氏名(和/英/ヨミ) Amir Masoud Gharehbaghi / Amir Masoud Gharehbaghi /
第2著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: The Univ. of Tokyo)
第3著者 氏名(和/英/ヨミ) 藤田 昌宏 / Masahiro Fujita / フジタ マサヒロ
第3著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: The Univ. of Tokyo)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2019-05-15 15:25:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2019-4 
巻番号(vol) IEICE-119 
号番号(no) no.25 
ページ範囲 pp.25-30 
ページ数 IEICE-6 
発行日 IEICE-VLD-2019-05-08 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会