お知らせ 研究会の開催と会場に参加される皆様へのお願い(2021年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2019-05-10 15:30
特徴マップを空間分割したCNNのFPGAにおける小メモリ実装について
神宮司明良下田将之中原啓貴東工大RECONF2019-16
抄録 (和) ロボット, 自動車, 防犯カメラなどの組み込みシステムでは, 畳み込みニューラルネットワーク (Convolu- tional Neural Network : CNN) を用いた物体検出や画像認識が用いられ, 安価なデバイスで実現されること, 電力性能 に優れていることが求められる. 画像認識において CNN は既存手法を大きく上回る識別精度を達成するが, CPU で はリアルタイムな処理が実現できず, GPU では消費電力が大きすぎる. FPGA による実現は電力性能に優れるが, 大 容量メモリを必要とする高価な FPGA チップが必要である. CNN の FPGA 実装では電力効率の観点から特徴マップ のバッファをオンチップメモリに実装する. CNN の中間層で出力される特徴マップサイズは入力画像サイズに比例す る. VGG などで広く用いられる 224 × 224 サイズのとき, 特徴マップは 100Mbit を超えるため, オンチップメモリが ボトルネックとなる. 本論文では, 特徴マップを分割して畳み込み演算を行う Feature-Map Separable Convolution を 提案する. 畳み込み演算を行う特徴マップを空間方向に分割し, CNN の推論を行う. 実験により, クラス分類において 特徴マップを 16 分割したとき, オンチップメモリは約 85% 削減され, 識別精度はほぼ低下しないことを確認した. 
(英) Object detection and image recognition using a Convolutional Neural Network (CNN) are used in em- bedded systems, which require reasonable price and power performance. Since CNN has high accuracy and large computation, real-time processing cannot be realized in CPU, and power consumption is too large in GPU. The CNN realization of the FPGA is low power consumption, however large on-chip memory is required and expensive. Typically, feature-map size in layers is large. This is a bottleneck in FPGA memory resource restrictions. We propose Feature-Map Separable Convolution, which makes an inference with divided feature-map. The feature-map size becomes smaller when an input image size becomes smaller. Thus, the buffer memory can be reduced. From experiments, we accomplished that the accuracy does not decrease so much with reducing buffer memory by 85%.
キーワード (和) FPGA / CNN / / / / / /  
(英) FPGA / CNN / / / / / /  
文献情報 信学技報, vol. 119, no. 18, RECONF2019-16, pp. 85-90, 2019年5月.
資料番号 RECONF2019-16 
発行日 2019-05-02 (RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
査読に
ついて
本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります.
PDFダウンロード RECONF2019-16

研究会情報
研究会 RECONF  
開催期間 2019-05-09 - 2019-05-10 
開催地(和) 東工大蔵前会館 
開催地(英) Tokyo Tech Front 
テーマ(和) リコンフィギャラブルシステム,一般 
テーマ(英) Reconfigurable system, etc. 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2019-05-RECONF 
本文の言語 日本語 
タイトル(和) 特徴マップを空間分割したCNNのFPGAにおける小メモリ実装について 
サブタイトル(和)  
タイトル(英) Spatial-Separable Convolution: Low memory CNN for FPGA 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) CNN / CNN  
キーワード(3)(和/英) /  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 神宮司 明良 / Akira Jinguji /
第1著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Tech (略称: titech)
第2著者 氏名(和/英/ヨミ) 下田 将之 / Masayuki Shimoda /
第2著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Tech (略称: titech)
第3著者 氏名(和/英/ヨミ) 中原 啓貴 / Hiroki Nakahara /
第3著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Tech (略称: titech)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2019-05-10 15:30:00 
発表時間 25 
申込先研究会 RECONF 
資料番号 IEICE-RECONF2019-16 
巻番号(vol) IEICE-119 
号番号(no) no.18 
ページ範囲 pp.85-90 
ページ数 IEICE-6 
発行日 IEICE-RECONF-2019-05-02 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会