電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2019-05-09 12:35
RISC-Vソフトプロセッサの効率的な命令フェッチアーキテクチャ
宮崎広夢三浦順也吉瀬謙二東工大
技報オンラインサービス実施中
抄録 (和) 我々は,FPGA向けのパイプライン処理を行うコスト性能比の良いRISC-Vスカラプロセッサの開発を目指している.本稿では,効率的な命令フェッチユニットの実装を試みる.まず,標準の4バイト命令に加えて,RISC-Vの2バイトの圧縮命令を実行できるプロセッサの命令フェッチユニットにおける問題を明らかにし,この問題を解決する2つの命令フェッチユニットを提案する.次に,提案されたフェッチユニットを実装し,それらの性能,動作周波数,ハードウェア量を評価する.評価結果から,圧縮命令をそのまま格納するキャッシュを用いた提案フェッチユニットが最も高い性能を達成することを示す.この時,この提案フェッチユニットはベースラインアーキテクチャと比較して,21.8%のフェッチ性能の向上を達成する. 
(英) We aim to develop a cost-effective RISC-V scalar processor of pipelining for FPGAs. In this report, we try to implement an efficient instruction fetch unit. We clarify the problem of an instruction fetch unit in the processor that support the RISC-V compressed instructions. To solve the problem, we propose two instruction fetch units. We implement the proposed fetch units and evaluate their performance, hardware resources, and operating frequency. Through the evaluation, we show that the proposed unit with a compressed cache is the best and achieves 21.8% better fetch performance than a baseline architecture.
キーワード (和) ソフトプロセッサ / RISC-V / FPGA / 命令フェッチ / 命令キャッシュ / 圧縮命令 / /  
(英) Soft Processor / RISC-V / FPGA / Instruction Fetch / Instruction Cache / Compressed Instruction / /  
文献情報 信学技報, vol. 119, no. 18, RECONF2019-1, pp. 1-6, 2019年5月.
資料番号 RECONF2019-1 
発行日 2019-05-02 (RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
査読に
ついて
本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります.

研究会情報
研究会 RECONF  
開催期間 2019-05-09 - 2019-05-10 
開催地(和) 東工大蔵前会館 
開催地(英) Tokyo Tech Front 
テーマ(和) リコンフィギャラブルシステム,一般 
テーマ(英) Reconfigurable system, etc. 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2019-05-RECONF 
本文の言語 日本語 
タイトル(和) RISC-Vソフトプロセッサの効率的な命令フェッチアーキテクチャ 
サブタイトル(和)  
タイトル(英) Efficient Instruction Fetch Architectures for a RISC-V Soft Processor 
サブタイトル(英)  
キーワード(1)(和/英) ソフトプロセッサ / Soft Processor  
キーワード(2)(和/英) RISC-V / RISC-V  
キーワード(3)(和/英) FPGA / FPGA  
キーワード(4)(和/英) 命令フェッチ / Instruction Fetch  
キーワード(5)(和/英) 命令キャッシュ / Instruction Cache  
キーワード(6)(和/英) 圧縮命令 / Compressed Instruction  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 宮崎 広夢 / Hiromu Miyazaki / ミヤザキ ヒロム
第1著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Tech)
第2著者 氏名(和/英/ヨミ) 三浦 順也 / Junya Miura / ミウラ ジュンヤ
第2著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Tech)
第3著者 氏名(和/英/ヨミ) 吉瀬 謙二 / Kenji Kise / キセ ケンジ
第3著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Tech)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2019-05-09 12:35:00 
発表時間 25 
申込先研究会 RECONF 
資料番号 IEICE-RECONF2019-1 
巻番号(vol) IEICE-119 
号番号(no) no.18 
ページ範囲 pp.1-6 
ページ数 IEICE-6 
発行日 IEICE-RECONF-2019-05-02 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会