お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2019-04-19 09:30
Josephson-CMOSハイブリッドメモリと断熱的量子磁束パラメトロンを用いたFPGAの設計と動作実証
大熊幸寛竹内尚輝山梨裕希・○吉川信行横浜国大SCE2019-1 エレソ技報アーカイブへのリンク:SCE2019-1
抄録 (和) 断熱的量子磁束パラメトロン(adiabatic quantum flux parametron; AQFP) 論理回路は、将来のエネルギー効率の高い高性能情報処理システムおいて有望な技術である。その静的な電力はゼロであり、動的な電力も接合の断熱的なスイッチにより大きく削減することができる。しかしながら、AQFP論理回路においては、高密度のメモリが無く、AQFP回路だけで大規模な情報処理システムを構成することは困難である。我々は、このAQFPシステムにおけるメモリのボトルネックを解決するためにJosephson-CMOSハイブリッドメモリの開発を行っている。AQFP論理ゲートの高感度性を利用することでCMOSメモリの出力電流を大幅に小さくすることができ、電力を削減できる。本研究では、低電力で面積効率の高いAQFP-CMOSハイブリッドFPGAを設計、試作した。開発したハイブリッドFPGAは、CMOSメモリを書き換え可能な読み出し専用メモリとしてAQFP用いている。ハイブリッド FPGAのためのAQFP回路は、logic block、switch blockならびにconnection blockで構成され、それぞれ4相の励起電流で駆動される。ハイブリッド FPGAは、AISTの 10 kA/cm2 Nb高速標準プロセスとRhom 0.18 μm CMOSを用いて作製された。2×2の論理セルシステムの面積と5 GHz動作時の電力は、それぞれ、6.56 mm2 ならびに 12.4 nWと見積もられた。AQFP-CMOSハイブリッドFPGAの動作は低速において実証された。 
(英) Adiabatic quantum-flux-parametron (AQFP) logic is a promising technology for future energy-efficient high-performance information processing systems. Its static power is zero because of ac flux bias, and its dynamic power is considerably reduced thanks to the adiabatic switching of the junctions. The lack of high-density memories in the AQFP logic, however, makes it challenging to realize large-scale information processing systems with the use of pure AQFP circuits. We have been developing a Josephson-CMOS hybrid memory to overcome the memory bottleneck in AQFP digital systems. By utilizing the high sensitivity of the AQFP gate, the output current from CMOS memories can be significantly decreased resulting in the reduction of the power consumption. In this study, we designed and fabricated a low-power area-efficient AQFP-CMOS hybrid field-programmable gate array (FPGA), where a CMOS memory is utilized as a rewritable read-only memory to control the AQFP circuits. The AQFP circuit for the AQFP-CMOS hybrid FPGA is composed of logic blocks, switch blocks and connection blocks, which are clocked by four-phase excitation currents. The AQFP-CMOS hybrid FPGA is fabricated by using the AIST 10 kA/cm2 Nb high-speed standard process and the Rhom 0.18 μm CMOS process. The area and power consumption of the two-by-two logic-cell system are estimated to be about 6.56 mm2 and 12.4 nW at 5 GHz operations, respectively. We demonstrated the operation of the AQFP-CMOS hybrid FPGA at low speed by combining the AQFP logic and the CMOS memory.
キーワード (和) AQFP / FPGA / Josephson-CMOSハイブリッドメモリ / 超伝導集積回路 / QFP / / /  
(英) AQFP / FPGA / Josephson-CMOS hybrid memory / superconducting integrated circuit / QFP / / /  
文献情報 信学技報, vol. 119, no. 10, SCE2019-1, pp. 1-6, 2019年4月.
資料番号 SCE2019-1 
発行日 2019-04-12 (SCE) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード SCE2019-1 エレソ技報アーカイブへのリンク:SCE2019-1

研究会情報
研究会 SCE  
開催期間 2019-04-19 - 2019-04-19 
開催地(和) 機械振興会館 
開催地(英)  
テーマ(和) SQUID・高周波・計測技術及び応用、一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 SCE 
会議コード 2019-04-SCE 
本文の言語 日本語 
タイトル(和) Josephson-CMOSハイブリッドメモリと断熱的量子磁束パラメトロンを用いたFPGAの設計と動作実証 
サブタイトル(和)  
タイトル(英) Design and demonstration of an adiabatic-quantum-flux-parametron field-programmable gate array using Josephson-CMOS hybrid memories 
サブタイトル(英)  
キーワード(1)(和/英) AQFP / AQFP  
キーワード(2)(和/英) FPGA / FPGA  
キーワード(3)(和/英) Josephson-CMOSハイブリッドメモリ / Josephson-CMOS hybrid memory  
キーワード(4)(和/英) 超伝導集積回路 / superconducting integrated circuit  
キーワード(5)(和/英) QFP / QFP  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 大熊 幸寛 / Yukihiro Okuma / オオクマ ユキヒロ
第1著者 所属(和/英) 横浜国立大学 (略称: 横浜国大)
Yokohama National University (略称: Yokohama Nat. Univ.)
第2著者 氏名(和/英/ヨミ) 竹内 尚輝 / Naoki Takeuchi / タケウチ ナオキ
第2著者 所属(和/英) 横浜国立大学 (略称: 横浜国大)
Yokohama National University (略称: Yokohama Nat. Univ.)
第3著者 氏名(和/英/ヨミ) 山梨 裕希 / Yuki Yamanashi / ヤマナシ ユウキ
第3著者 所属(和/英) 横浜国立大学 (略称: 横浜国大)
Yokohama National University (略称: Yokohama Nat. Univ.)
第4著者 氏名(和/英/ヨミ) 吉川 信行 / Nobuyuki Yoshikawa / ヨシカワ ノブユキ
第4著者 所属(和/英) 横浜国立大学 (略称: 横浜国大)
Yokohama National University (略称: Yokohama Nat. Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第4著者 
発表日時 2019-04-19 09:30:00 
発表時間 25分 
申込先研究会 SCE 
資料番号 SCE2019-1 
巻番号(vol) vol.119 
号番号(no) no.10 
ページ範囲 pp.1-6 
ページ数
発行日 2019-04-12 (SCE) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会