電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2019-03-01 10:25
FPGAを対象とした束データ方式による非同期式回路に対する配置制約についての検討
大竹 樹齋藤 寛会津大
技報オンラインサービス実施中
抄録 (和) 本稿では,Field Programmable Gate Array (FPGA) を対象に束データ方式による非同期式回路を設計する際の遅延調整回数の削減や性能改善を目的とした配置制約について検討する.検討する配置制約は,FPGA ベンダーが提供する設計ツールで使用できる配置制約である.実験では,検討した配置制約を2 つの回路に適用し,遅延調整回数や性能,面積,消費電力,消費エネルギーについて評価した. 
(英) In this work, we study placement constraints for asynchronous circuits with bundled-data implemen-tation aimed for Field Programmable Gate Arrays (FPGAs) to reduce the number of delay adjustments and to improve circuit performance. Placement constraints studied in this work are the placement constraints which can be used in a design tool supported by an FPGA vendor. In the experiment, we applied the placement constraints to two circuits and evaluated the number of delay adjustments, circuit performance, area, power consumption, and energy consumption.
キーワード (和) 非同期式回路 / FPGA / 配置制約 / / / / /  
(英) Asynchronous circuits / FPGA / Placement constraints / / / / /  
文献情報 信学技報, vol. 118, no. 457, VLD2018-123, pp. 181-186, 2019年2月.
資料番号 VLD2018-123 
発行日 2019-02-20 (VLD, HWS) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 HWS VLD  
開催期間 2019-02-27 - 2019-03-02 
開催地(和) 沖縄県青年会館 
開催地(英) Okinawa Ken Seinen Kaikan 
テーマ(和) システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 
テーマ(英) Design Technology for System-on-Silicon, Hardware Security, etc. 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2019-02-HWS-VLD 
本文の言語 日本語 
タイトル(和) FPGAを対象とした束データ方式による非同期式回路に対する配置制約についての検討 
サブタイトル(和)  
タイトル(英) A Study on Placement Constraints for Asynchronous Circuits with Bundled-data Implementation aimed for FPGAs 
サブタイトル(英)  
キーワード(1)(和/英) 非同期式回路 / Asynchronous circuits  
キーワード(2)(和/英) FPGA / FPGA  
キーワード(3)(和/英) 配置制約 / Placement constraints  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 大竹 樹 / Tatsuki Otake / オオタケ タツキ
第1著者 所属(和/英) 会津大学 (略称: 会津大)
University of Aizu (略称: UoA)
第2著者 氏名(和/英/ヨミ) 齋藤 寛 / Hiroshi Saito / サイトウ ヒロシ
第2著者 所属(和/英) 会津大学 (略称: 会津大)
University of Aizu (略称: UoA)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2019-03-01 10:25:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2018-123,IEICE-HWS2018-86 
巻番号(vol) IEICE-118 
号番号(no) no.457(VLD), no.458(HWS) 
ページ範囲 pp.181-186 
ページ数 IEICE-6 
発行日 IEICE-VLD-2019-02-20,IEICE-HWS-2019-02-20 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会